[go: up one dir, main page]

SU1332365A1 - Устройство дл индикации - Google Patents

Устройство дл индикации Download PDF

Info

Publication number
SU1332365A1
SU1332365A1 SU853999341A SU3999341A SU1332365A1 SU 1332365 A1 SU1332365 A1 SU 1332365A1 SU 853999341 A SU853999341 A SU 853999341A SU 3999341 A SU3999341 A SU 3999341A SU 1332365 A1 SU1332365 A1 SU 1332365A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
switch
inputs
output
control
Prior art date
Application number
SU853999341A
Other languages
English (en)
Inventor
Юрий Семенович Гороховский
Original Assignee
Предприятие П/Я М-5489
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5489 filed Critical Предприятие П/Я М-5489
Priority to SU853999341A priority Critical patent/SU1332365A1/ru
Application granted granted Critical
Publication of SU1332365A1 publication Critical patent/SU1332365A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых устройствах, требующих индикации состо ни  узлов. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем,.что устройство дл  индикации, содержащее входы 1, цервьй коммутатор 2, управл ющий I . вход 3, регистры 4, второй коммутатор 5, сдвиговый регистр, 6, ключи 7 и элементы индикации 8, дополнительно содержит генератор импульсов 9, блок управлени  10, элементы НЕ 11 иИ 12. Выход генератора импульсов соединен с входом блока управлени , вькод которого соединен с входом элемента НЕ, выход которого соединен с управл ющим входом первого коммутатора и с одним входом элемента И, другой вход которого соединен с выходом генератора импульсов и входом стробиро- вани . первого коммутатора, а выход - с управл кицим входом сдвигового регистра . Это позвол ет исключить не- .обходимость в ручных манипул ци х при вызове индицируемого участка информации на элементы индикации, а также осуществить просмотр индицируемой информации в реальном масштабе времени. 2 з.п, ф-лы, 5 ил. (Л со 00 Ю со Од сд

Description

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых устройствах, требующих индикации состо ни  узлов.
Цель изобретени  - повьппение быстродействи  устройства.
На фиг, 1 приведена функциональна  схема устройства; на фиг. 2 - схема первого сдвигового коммутатора; rta 10 фиг, 3 - схема второго коммутатора; на фиг, 4 - схема блока управлени ; на фиг,5 приведены временные диаграммы работы устройства.
Устройство содержит информационные 15 входы 1, первый коммутатор 2, управл ющие входы 3, сдвиговые регистры 4, второй коммутатор 5, сдвиговый регистр 6, ключи 7, элементы 8 индикации.
ра 4 приводит к сдвигу информации на один разр д вЛраво.
Второй коммутатор (фиг. 3) выполнен с использованием мультиплексоров 16, На управл ющие входы второго коммутатора 5 поступает двоичное число, равное номеру входа коммутатора 5, сигнал KOTCfporo поступает на выход коммутатора.
Сдвиговый регистр 6 отличаетс  от сдвигового регистра 4 первого коммутатора 2 тем, что в нем отсутствует режим параллельного приема.
Блок управлени  10 вырабатывает управл ющий сигнал, имеющий период, равньш q тактов (промежутков времени между одноименными фронтами соседних импульсов на выходе генератора 9 такгенератор 9 импульсов, блок 10 управ- 20 товых импульсов). Период управл ющего
лени , элементы НЕ 11 и И 12, Первый коммутатор 2 содержит п-разр дные сдвиговые регистры 4, входы параллельного приема каждого из которых соедисигнала состоит из двух участков: участка, равного п тактов, в течение которого управл ющий сигнал равен ну лю, и участка, равного m тактов, в
нены с соответствующей группой входов 25 течение которого управл ющий сигнал 1, подлежащих индикации, а выход - с
равен единице,
соответствующим разр дом выходов первого коммутатора 2.
Сдвиговый регистр 4 (фиг. 2) содер- жит информационный вход 13, D-тригге- ры 14, прием в которые производитс  по импульсу, подаваемому на вход стро бировани  регистра 4. Входы D всех триггеров 14, кроме первого, соединены с выходами мультиплексоров 15,управл ющие входы А которых соединены с входом управлени  сдвигового регистра 4, Входы 1 мультиплексора 15 соединены с входами сдвигового регистра 4, а вход переноса мультиплексора 15 соединен с выходом соответствующего триггера 14, Сдвиговьш регистр работает в двух режимах, определ емых состо нием входа управлени . Если на входе управлени  сигнал равен единице (режим параллельного приема), то информаци  с входов сдвигового регистра 4 через мультиплексоры 15 поступает на входы D-триггеров 14 и принимаетс  в них при поступлении импульса на. вхо стробировани  сдвигового регистра 4, Если на входе управлени  сдвигового регистра 4 сигнал равен нулю (режим сдвига), то на вход D-триггера 14 поступает сигнал через мультиплексор 15 с выхода предыдущего триггера 14. Таким образом, поступление импульса на вход стробировани  сдвигового регист
ра 4 приводит к сдвигу информации на один разр д вЛраво.
Второй коммутатор (фиг. 3) выполнен с использованием мультиплексоров 16, На управл ющие входы второго коммутатора 5 поступает двоичное число, равное номеру входа коммутатора 5, сигнал KOTCfporo поступает на выход коммутатора.
Сдвиговый регистр 6 отличаетс  от сдвигового регистра 4 первого коммутатора 2 тем, что в нем отсутствует режим параллельного приема.
Блок управлени  10 вырабатывает управл ющий сигнал, имеющий период, равньш q тактов (промежутков времени между одноименными фронтами соседних импульсов на выходе генератора 9 таксигнала состоит из двух участков: участка, равного п тактов, в течение которого управл ющий сигнал равен нулю , и участка, равного m тактов, в
течение которого упр
равен единице,
q п +
ш,
0
0
где п - разр дность сдвиговых регистров 4 и 6,
Величины q и m должны быть выбраны так, чтобы выполн лось неравенство
m п . 5
Блок 10 управлени  (фиг, 4) содержит двоичный К-разр дный счетчик 17, На вход стробировани  счетчика поступает последовательность тактовых импульсов , Каждый тактовый импульс увеличивает двоичное число, содержащеес  в счетч ике, на единицу.
Устройство работает следующим образом .
Генератор 9 импульсов формирует тактовые импульсы (диаграмма 1,фиг,5), Блок 10 управлени  формирует управл ющий сигнал (диаграмма 2, фиг, 5), который с выхода блока 10 управлени  подаетс  на управл ющие входы сдвиговых регистров 4, Таким образом,сдвиговые регистры 4 в течение m тактов/ установ,лены в режим параллельного приема и в каждом такте зтого режима с принимают информацию, подлежащую индикации , с входов 1. В течение последующих п тактов сдвиговые регистры 4 установлены в режим сдвига. Так как режим сдвига продолжаетс  в течение
5
0
n тактов, равных разр дности сдвигового регистра, содержимое каждого сдвигового регистра 4 в течение этого периода поступает последовательно с выхода сдвигового регистра 4 на соответствующий вход второго коммутатора 5.
При необз одимости индицировать ту
или иную группу информации производ т
манипул ции на пульте управлени ,привод щие к подаче на уп.равл ющие входы устройства соответствующего сигнала. Таким образом, второй коммутатор 5 обеспечивает подачу на информационный вход сдвигового регистра 6 информации , в течение n тактов выбранную
оператором.
, .
На входы элемента И 12 подаютс  последовательность тактовых импульсов -(диаграмма 1, фиг. 5) и сигнал с вы- ,хода элемента НЕ 14 (диаграмма 3, фиг. 5). Логическое произведение этих двух сигналов (диаграмма 4, фиг. 5) с выхода элемента И 12 подаетс  на управл ющий вход сдвигового регистра 6. Таким образом, в течение п тактов в сдвиговых регистрах 4 и 6 осуществл етс  п сдвигов информации, котора  через коммутатор 5 перезаписываетс  из регистра 4 в регистр 6. В течение m тактов, когда сдвиговые регистры 4 производ т параллельный прием информации , подлежащей индикации, в сдвиговый регистр 6 информации не записываетс .
Информаци  с выходов сдвигового регистра 6 поступает на первые входы ключей 7, на вторые входы которых по- ступает управл ющий сигнал с выхода блока 10 управлени  (диаграмма 2, фиг. 5). Таким образом информаци , содержа1ща с  в сдвиговом регистре 6, поступает на входы элементов 8 индика ции только в течение m тактов, и в течение п тактов, когда информаци  в сдвиговом регистре 6 сдвигаетс , элементы 8 индикации не свет тс . Та- КИМ образом, информаци , прин та  ранее в сдвиговый регистр 4, высвечиваетс  на элементах 8 индикации в течение m TaKfoB. .
Выбор величин пит зависит от час тоты генератора 9 тактовых импульсов и типа элементов 8 индикации. ВеличиQ
5
0 5 о
5
0 5
на m должна превышать разр дность группы п.
Устройство позвол ет оператору ЭВМ обнаруживать изменени  индицируемой информации без дополнительных манипул ций на пульте управлени  и.может быть использовано в тех случа х, когда промежутки времени между изменени ми информации хот  бы в несколько раз превышают период работы устройства .

Claims (3)

1.Устройство дл  индикации,содержащее первый коммутатор,входы которого  вл ютс  информационными входами устройства , выходы первого коммутатора соединены с информационными входами второго коммутатора, управл ющий вход которого  вл етс  управл ющим входом устройства, а выход соединен с информационным входом сдвигового регистра, информационные входы которого соединены с первыми входа1 и ключей, выходы которых соединены с элементами индикации , отличающеес  тем, что, с целью повьшени  быстродействи  устройства, оно содержит генератор импульсов, блок управлени , элемент НЕ, элемент И, выход которого соединен с входом стробировани  сдвигового регистра, а первый вход - с выходом генератора импульсов, соединенным с входом стробировани  первого коммутатора и входом блока управлени , выход которого соединен с вторыми входами ключей, входом элемента НЕ и управл ющим входом первого коммутатора.
2.Устройство по п.1, о тли - чающеес  тем, что первый коммутатор содержит сдвиговые регистры, входы параллельного приема, стробировани  и установки которых  вл ютс  соответственно входами, входом стробировани  и управл ющим входом первого коммутатора, выходы регистров  вл ютс  входами первого коммутатора...
3.Устройство ПОП.1, отличающеес  тем, что блок управлени  содержит счетчик и элемент Ш1И,входы которого соединены с выходами счетчика , вход стробировани  которого  в- п етс  входом блока управлени , вы- код элемента ИЛИ  вл етс  выходом блока управлени .
Фиг. 2
Фиг.3
Редактор В. Петраш
Составитель А. Мещер ков
Техред М.Дидык Корректоре. Черни
Заказ 3837/47Тираж 433Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб. д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
ФигМ
SU853999341A 1985-12-26 1985-12-26 Устройство дл индикации SU1332365A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853999341A SU1332365A1 (ru) 1985-12-26 1985-12-26 Устройство дл индикации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853999341A SU1332365A1 (ru) 1985-12-26 1985-12-26 Устройство дл индикации

Publications (1)

Publication Number Publication Date
SU1332365A1 true SU1332365A1 (ru) 1987-08-23

Family

ID=21213400

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853999341A SU1332365A1 (ru) 1985-12-26 1985-12-26 Устройство дл индикации

Country Status (1)

Country Link
SU (1) SU1332365A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Яблонский Ф.М,, Троицкий Ю.В. Средства отображени информации. - М.: Высша школа, 1985, с. 2бО. Машина вычислительна электронна цифрова ЕС 1045. Пульт управлени . ТО-ШК1.700.026.Т06, 1973. *

Similar Documents

Publication Publication Date Title
US4748588A (en) Fast data synchronizer
US5574753A (en) Glitch free clock start/stop control circuit for outputting a single clock signal and a single sync signal from a plurality of sync signal inputs and a plurality of clock signal inputs
SU1332365A1 (ru) Устройство дл индикации
EP0064590B1 (en) High speed binary counter
KR850006118A (ko) 직·병렬 변환 회로와 그것을 사용한 표시 구동 장치
US3688200A (en) Automatic clock pulse frequency switching system
SU716041A1 (ru) Устройство дл определени количества едениц в двоичном числе
US4225847A (en) Display circuit
SU855657A1 (ru) Двоичный умножитель
SU871166A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU1487063A2 (ru) Устройство для перебора сочета?,'гй .. (?-7)
SU1005026A1 (ru) Устройство дл определени количества единиц в двоичном коде N-разр дного числа
SU1197068A1 (ru) Управл ема лини задержки
SU1387182A1 (ru) Программируемый многоканальный таймер
SU1050114A1 (ru) Распределитель импульсов
SU1653154A1 (ru) Делитель частоты
SU1711325A1 (ru) Формирователь импульсов
SU1134931A1 (ru) Устройство дл вывода информации
SU851453A1 (ru) Устройство дл индикации
SU1578714A1 (ru) Генератор тестов
SU907547A1 (ru) Генератор псевдослучайных чисел
SU1169012A1 (ru) Устройство дл индикации
SU1462281A1 (ru) Генератор функций
SU1310822A1 (ru) Устройство дл определени старшего значащего разр да
SU1652994A1 (ru) Устройство дл индикации