SU1325701A1 - Аналого-цифровой преобразователь поразр дного кодировани - Google Patents

Abstract

Изобретение относитс  к устройствам импульсной техники, а именно к аналого-цифровым преобразовател м поразр дного кодировани , предназначено дл  систем контрол  и управлени  процессами сварки и может быть использовано в системах контрол  и управлени  различными технологическими процессами , а также в вычислительной и измерительной технике. Дл  повьппенй  надежности функционировани  в устройство , состо щее из счетчика 2, дешифратора 4, регистра 6, преобразовател  кода в напр жение 8, блока сравнени  9, генератора тактовых импульсов 10, введены элемент И-НЕ 1, инвертор .3, дешифратор 5, устройство выдачи кода 7. Это позволило разнести во времени такты переключени  преобразовател  кода в напр жение и такты сравнени  блоком сравнени . 1 ил о сл 00 ГчЭ СП

Description

113257012

Изобретение относитс  к устройст- , соответствующего выхода дешифратора вам импульсной техники, а именно к 5 на нулевой вход старшего разр да аналого-цифровым преобразовател м по- регистра 6 поступает импульс, который разр дного кодировани , предназиаче- переводит STQT разр д в состо ние О, но- дл  систем контрол  и управлени  Это приводит к выключению опорного процессами сварки и может быть исполь- напр жени  старшего разр да, зовано в системах контрол  и управле- Если опорное напр жение старшего ни  различными технологическими про- разр да , меньше исходного сигна- цессами, а также в вычислительной и IQ ла (U f дешифратор 5 не измерительной технике.вступает в работу и на входе блока 9

Цель изобретени  - повьппение на- сравнени  остаетс  это опорное напр - дежности функционировани . жение, а стар1иий разр д регистра 6 осНа чертеже дана функциональна  таетс  в состо нии 1. схема аналого-цифрового преобразова- -15 Таким образом, в первом такте во :тел .врем  положительного полупериода проПреобразователь содержит элемент исходит включение опорного напр жени  И-НЕ 1, счетчик 2, инвертор 3, дешиф- старшего разр да, а во врем  отрица- раторы 4 и 5, регистр 6 из триггеров, тельного полупериода это опорное нап- устройство 7 выдачи кода, преобразо- 20 Р женйе сравниваетс  с входным сигна- ватель 8 кода в напр жение, блок 9 лом и по результату сравнени  форми- сравнени , генератор 10 тактовых им- руетс  старший разр д выходного кода, пульсов.При поступлении следующих периодов

Преобразователь работает следующим тактовых импульсов в счетчике 2 запи- образом.25 сываютс  номера очередных более младПо сигналу Запуск происходит мх разр дов, а изменение сумм опор- инициализаци  счетчика 2 и регист- нь1х величин и сравнение их с входным ра 6.сигналом до полного уравновешивани  и

С выхода генератора 10 через эле- формирование разр да кода происход т мент И-НЕ тактовые импул ьсы поступают 30 аналогично и прив заны соответственна- счетчик 2, на один вход стробиро- ° положительным и отрицательным вани  дешифратора 5 и через инвертор полупериодам тактовых импульсов. 3 на оба входа.стробировани  дешиф- ри поступлении положительного по- ратора 4.лупериода п + 1 такта (где п - разВо врем  положительного полупери- 35 преобразовател ) дешифратор ода в первом такте в счетчике 2 запи- выдает сигнал Конец преобразова- сываетс  1, а на входах стробирова- ни , который поступает на вход эле- ни  дешифратора 4 по вл етс  сигнал . мента И-НЕ, 1 и запрещает прохождение разрешени  на дешифрование содержимо- тактовых импульсов. Этот же сигнал го счетчика 2 и с соответствующего 40 Конец преобразовани  информирует выхода дешифратора 4 на единичньп систему управлени  технологическим вход старшего разр да регистра 6 пос- процессом о готовности преобразовате- тупает импульс, перевод щий старший л  к вьщаче информации, т.е. теполь- разр д регистра 6 в состо ние 1. зуетс  как сигнал Готов.

В результате на выходе преобразо- 45 i .

вател  8 кода в напр жение по вл етс  В процессе преобразовани  на вы- опорное напр жение, соответствующее ходах регистра 6 формируетс  код, весу старшего разр да, которое пос- пропорциональный величине входного тупает на блок 9 сравнени . ,сигнала U, который поступает на

Во врем  отрицательного полупери- 50 ° устройства 7 выдачи кода, а по ода первого такта работает дешифратор сигналу Выдача поступает на его вы- 5. Если в результате сравнени  оказы- ходы, ваетс , что опорное напр жение U ,

Claims (1)

1. соответствующее весу старшего разр - Формула изобретени  да, больше входного сигнала (UQ Ugj,) 55

   то с выхода блока 9 сравнени  на дру- Аналого-цифровой преобразователь гой вход ст робировани  дешифратора 5 поразр дного кодировани , содержащий поступает сигнал разрешени  на дешиф- регистр, выходы которого соединены с рирование содержимого счетчика 2, а с соответствующими входами преобразова тел  кода в напр жение, выход кото- рого подключен к первому входу блока сравнени , второй вход которого  вл етс  входной шиной, счетчик, выходы которого соединены с соответствующими информационными входами первого дешифратора, выходы которого подключены к единичным входам соответствующих триггеров регистра, генератор тактовых импульсов, отличающийс  тем, что, с целью повьшени  которого подключен к выходу блока сравнени , второй вход стрс бирова ни  объединен со счетным входом счет чика и входом инвертора и подключен к выходу элемента Й-НБ, первый вход которого соединен с выходом генерато ра тактовых импульсов, втЬрой вход - с выходом Конец преобразовани  перУ 10 вого дешифратора,  вл ющегос  шиной готовности кода, третий выход объеди нен с входом сброса счетчика и входами обнулени  триггеров регистра и  вл етс  шиной запуска, а выход инни  надежности функционировани , в .. Hej-o введены элемент И-НЕ, инвертор, второй дешифратор, устройство вьщачи is вертора подключен к объединенным вхо кода, выходы которого  вл ютс  выход- дам с тробировани  первого дешифрато- Ш)1ми шинами, информационные, входы соединены с выходами соответствующих триггеров регистра, нулевые входы которых соединены с выходами второго 20 дешифратора, первый вход стробировара , информационные входы второго дешифратора соединены с соответствующими выходами счетчика, управл ющий вход устройства выдачи кода  вл етс  ,шиной вьиачи кода.

   257014

   ни  которого подключен к выходу блока сравнени , второй вход стрс бирова- ни  объединен со счетным входом счетчика и входом инвертора и подключен к выходу элемента Й-НБ, первый вход которого соединен с выходом генератора тактовых импульсов, втЬрой вход - с выходом Конец преобразовани  перУ- 10 вого дешифратора,  вл ющегос  шиной готовности кода, третий выход объединен с входом сброса счетчика и входами обнулени  триггеров регистра и  вл етс  шиной запуска, а выход ин is вертора подключен к объединенным вхо дам с тробировани  первого дешифрато- 20

   вертора подключен к объединенным вхо дам с тробировани  первого дешифрато-

   ра, информационные входы второго дешифратора соединены с соответствующими выходами счетчика, управл ющий вход устройства выдачи кода  вл етс  ,шиной вьиачи кода.