SU1319270A1 - Электронный ключ - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в коммутирующих устройствах. Цель изобретени  - повышение надежности и быстродействи . Устройство содержит два последовательно соединенных транзистора 1 и 2, блок 3 управлени . В устройство введены два элемента И 4 и 5, два элемента 6 и 7 задержки . На чертеже также показаны выход 8 устройства , полосы 9 и 10 источников питани , вход 11 запуска и вход 12 сброса блока 3 управлени . Введение новых элементов и взаимосв зей исключает одновременное нахождение обоих транзисторов в открытом состо нии, т. е. исключаетс  протекание сквозных токов при поступлении на вход импульсов управлени , и при этом врем  переключени  определ етс  только временем включени  и выключени  двух транзисторов . 2 ил. Ю сл оо со to

Description

Изобретение относитс  к импульсной технике и может быть использовано в коммутирующих устройствах.

Цель изобретени  - повышение надежности и быстродействи .

На фиг. 1 представлена структурна  схема электронного ключа; на фиг. 2 - временные диаграммы напр жений.

Электронный ключ содержит первый 2 и второй 2 транзисторы одного типа проводимости , блок 3 управлени , первый 4 и второй 5 элементы И, первые 6 и второй 7 элементы задержки. Первый и второй выходы блока управлени  соединены соответственно с входами первого и второго элементов задержки и с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с выходами первого и второго элементов задержки, выходы первого и второго элементов И соединены соответственно с база.ми первого и второго транзисторов, при этом коллектор первого транзистора соединен с эмиттером второго транзистора и с выходом 8 электронного ключа, эмиттер - с отрицательным полюсом 9 первого источника питани  Ui, коллектор второго транзистора соединен с положительным полюсом 10 второго источника питани  Ua, управл ющие сигналы поступают на вход 1 запуска и вход 12 сброса блока управлени . Элементы 6 и 7 задержки - типовые элементы, например, LC или RC-типа обеспечивают задержку входного сигнала на врем  ts, равное времени запирани  транзистора 1 или 2. Блок 3 управлени  иредназначен дл  преобразовани  входных импульсных сигналов в парафазные потенциальные сигналы. В качестве блока управлени  может быть использован R-S- триггер.

Электронный ключ работает следующим образом.

В исходном состо нии при отсутствии управл ющего сигнала на входе запуска блока управлени  первый транзистор закрыт (фиг. 2и), второй транзистор открыт {фиг. 2к). Закрытое состо ние первого транзистора обеспечиваетс  присутствием сигнала «О на его базе (фиг. 2ж), который поступает с выхода первого элемента И 4, имеющего на своих входах сигналы «О, поступающие непосредственно с первого выхода блока 3 управлени  (фиг. 2в) и через первый элемент 6 задержки (фиг. Зд). Режим насыщени  открытого второго транзистора 2 обеспечиваетс  присутствием сигнала «1 (фиг. 2з) на его базе, который поступает с выхода второго элемента И 5, имеющего на своих входах сигналы «1, поступающие непосредственно с второго выхода блока управлени  (фиг. 2г) и через второй элемент 7 задержки (фиг. 2в). В результате на выходе электронного ключа формируетс  положительный уровень напр жени  U2 (фиг. 2л).

При поступлении импульса на вход запуска (фиг. 2а) на первом выходе блока 3 управлени  по вл етс  сигнал «1 (фиг. 2в), который поступает на первый вход первого

элемента И 4 и на вход первого элемента 6 задержки, с вЫхода которого сигнал «1 (фиг. 2д) поступает с задержкой на врем  ts 1выкл на второй вход первого элемента И 4, после чего на выходе его формируетс  сигнал «1 (фиг. 2ж) и за врем 

1вкл ; ta открывает первый транзистор 1 (фиг. 2и). Одновременно с формированием сигнала «1 на первом выходе блока 3 управлени  на его втором выходе формируетс  сигнал «О (фиг. 2г), который постуг пает на вход второго элемента задержки и на первый вход второго элемента И 5, в результате без задержки относительно поступлени  сигнала запуска на выходе элемента И формируетс  сигнал «О (фиг. 2з), который поступает на базу второго транзистора 2 и

0 закрывает его за врем  1выкл 1з (фиг. 2к), в результате происходит переключение транзисторов и на выходе электронного ключа формируетс  отрицательный уровень напр жени  Ui (фиг. 2л), который отличаетс 

f- от отрицательного уровн  напр жени  Ui на величину напр жени  на внутреннем сопротивлении наход щегос  в режиме насыщени  первого транзистора 1.

Поступление импульса на вход сброса (фиг. 26) приводит к возвращению элек0 тронного ключа в исходное состо ние. При этом первый транзистор 1 без задержки относительно времени поступлени  импульса сброса начинает закрыватьс  (фиг. 2и), так как на его базе по вл етс  сигнал «О (фиг. 2ж), а второй транзистор 2 через

5 врем  за врем  tBK. открываетс  (фиг. 2к) сигналом «1, поступающим на его базу (фиг. 2з). На выходе электронного ключа формируетс  положительный уровень напр жени  LJ2 (фиг. 2л).

Таким образом, суммарный положитель0 ный эффект - повыщение надежности и быстродействи  - достигаетс  в результате того, что исключаетс  одновременное нахождение обоих транзисторов в открыто.м состо нии, т. е. исключаетс  протекание

5 сквозных токов при поступлении на вход импульсов управлени , и при этом врем  переключени  определ етс  только временем включени  и выключени  двух последовательно включенных транзисторов электронного ключа.

50

Claims (1)

1. Формула изобретени 

   Электронный ключ, содержащий два последовательно соединенных транзистора, обща  точка соединени  которых подключена к выходу ключа, и блок управлени , отличающийс  тем, что, с целью повышени  надежности и быстродействи , в нем применены транзисторы одного типа проводимости

   и введены первый и второй элементы И и первый и второй элементы задержки, первый и второй выходы блока управлени  соединены соответственно с входами первого и второго элементов задержки и с первыми входами первого и второго элементов И, вторые входы которых соединены с выходами

   элементов задержки, а выходы элементов И - соответственно с базами первого и второго транзисторов, эмиттер первого транзистора соединен с отрицательным полюсом первого источника питани , коллектор второго - с положительным полюсом второго источника питани .

   Фиг.2