SU1309278A1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU1309278A1 SU1309278A1 SU853989088A SU3989088A SU1309278A1 SU 1309278 A1 SU1309278 A1 SU 1309278A1 SU 853989088 A SU853989088 A SU 853989088A SU 3989088 A SU3989088 A SU 3989088A SU 1309278 A1 SU1309278 A1 SU 1309278A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- mos transistor
- induced channel
- capacitor
- induced
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к области цифровой электронной техники. Цель изобретени - повышение надежности формировател .. Формирователь импульсов содержит конденсатор 1, МДП-транзистор 2 с провод щим каналом, МДП-транзисторы 3 и 4 с индуцированным каналом и инверторы 7 и 8. Введение МДП-транзисторов 5 и 6 и выполнение каждого из инверторов 7 и 8 в виде МДП.-транзистора 9 с провод щим каналом и МДП-транзистора 10 с индуцированным каналом уменьшают плош,адь конденсатора 1, максимальное напр жение на нем и обеспечивают более быстрый разр д этого конденсатора в интервалах между импульсами . 1 3. п. ф-лы, 1 ил. (Л со о со ю 00
Description
1
Изобретение относитс к цифровой электронной технике и может быть использовано в качестве формировател импульсных последовательностей в интегральных микросхемах на МДП-транзисторах.
Целью изобретени вл етс повыи1ение надежности устройства за счет уменьшени площади интегрального конденсатора и уменьшени максимального напр жени на конденсаторе, а также за счет более быстрого разр да этого конденсатора в интервалах между импульсами.
Цель достигаетс путем введени в цепь зар да конденсатора дополнительного МДП- транзистора в диодном включении и введени в цепь разр да конденсатора дополнительного МДП-транзистора, работающего в режиме ключа и управл емого входным сигналом устройства.
На чертеже приведена принципиальна схема формировател импульсов.
Устройство содержит конденсатор 1, МДЦ-транзистор 2 с встроенным каналом, первый 3, второй 4, третий 5 и четвертый 6 МДП-транзисторы с индуцированным каналом, первый 7 и второй 8 инверторы, каждый из которых состоит из последовательно соединенных МДП-транзистора 9 с встроенным каналом и МДП-транзистора 10 с индуцированным каналом, которые включены между шиной 11 питани и общей шиной 12. Затвор МДП-транзистора 9 с встроенным каналом подключен к точке соединени транзисторов 9 и 10, инверторов 7 и 8 и вл етс выходом 13 и 14 соответствующего инвертора, а затвор МДП-транзистора 10 с индуцированным каналом вл етс входом 15 и 16 соответствующего инвертора.
Входы 15 и 16 соответственно первого 7 и второго 8 инверторов, а также затвор третьего МДП-транзистора 5 с индуцированным каналом подключены к входной шине 17, а выход 13 первого инвертора 7 соединен с выходной шиной 18 и подключен к затвору МДП-транзистора 2 с встроенным каналом и стоку второго МДП-транзистора 4 с индуцированным каналом. Выход 14 второго инвертора 8 через четвертый МДП-тран- зистор б с индуцированным каналом, затвор которого соединен с выходо.м того же инвертора , подключен к первой обкладке конденсатора 1, к которой подключены также затворы первого 3 и второго 4 и сток третьего 5 МДП-транзисторов с индуцированным каналом. Сток первого, исток второго МДП- транзисторов с индуцированным каналом и исток МДП-транзистора 2 с встроенным каналом , сток которого подключен к шине 11 питани , объединены. Истоки первого 3 и третьего 5 МДП-транзисторов а также втора обкладка конденсатора 1 соединены с общей щиной 12.
Устройство функционирует следующим образом.
309278
2
В исходном состо нии на входную шину 17 подан единичный сигнал. На выходах 13 и 14 первого 7 и второго 8 инверторов, а также на выходной шине 18 при этом нуле- , вые сигналы. Третий МДП-транзистор 5 с индуцированным каналом открыт ц конденсатор 1 разр жен, а первый 3 и второй 4 МДП-транзисторы закрыты.
Дл формировани единичного импульса на выходной шине 18 необходимо подать на
входную шину 17 нулевой сигнал на врем , превышающее длительность формируемого импульса и равное, например, периоду следовани .
При этом выходна шина 18 через от15 крытый МДП-транзистор 9 первого инвертора 7 быстро зар жаетс до напр жени источника питани , подключенного к шине 11 питани . Так формируетс передний фронт выходного импульса.
Третий МДП-транзистор 5 с индуциро20 ванным каналом закрываетс , и конденсатор 1 начинает зар жатьс через МДП-транзистор 9 инвертора 8 и четвертый МДП- транзистор 6 с индуцированным каналом до напр жени , равного напр жению на ши25 не 11 питани за вычетом порогового напр жени четвертого МДП-транзистора 6 с индуцированным каналом, поскольку его затвор соединен со стоком.
При достижении напр жени на конденсаторе 1, равного пороговому напр жению
30 МДП-транзисторов с индуцированным каналом , первый .МДП-транзистор 3 с индуцированным каналом открываетс , и напр жение на его стоке начинает уменьшатьс . При дальнейшем увеличении напр жени на конденсаторе 1 и уменьшении напр жени на
35 истоке второго МДП-транзистора 4 с индуцированным каналом он открываетс , и начинаетс формирование заднего фронта выходного импульса на выходной шине 18. Ток, протекающий через первый 3 и второй 4
Q МДП-транзисторы с индуцированным каналом , разр жает выходную шину 18 до низкого потенциала. МДП-транзистор 2 при этом подзапираетс , что обеспечивает увеличение крутизны заднего фронта формируемого импульса.
45 При поступлении на входную шину 17 сигнала высокого уровн третий МДП-транзистор 5 с индуцированным каналом открываетс , и конденсатор 1 быстро разр жаетс , что обеспечивает надежное запирание первого 3 и второго 4 МДП-транзисторов с индуцированным каналом, необходимое дл подготовки формировани следующего импульса .
Введение четвертого МДП-транзистора 6 с индуцированным каналом в диодном вклю55 чении обеспечивает дополнительное сопротивление в цепи зар да конденсатора 1 и меньшее напр жение на конденсаторе, чем напр жение шины 11 питани . Благодар
50
этому площадь конденсатора и его величина могут быть уменьшены, что ведет к дополнительному увеличению надежности устройства .
Claims (2)
1. Формирователь импульсов, содержащий конденсатор, МДП-транзистор с встроенным каналом, первый и второй МДП-тран- зисторы с индуцированным каналом и первый и второй инверторы, входы которых подключены к входной щине устройства, выход первого инвертора соединен с выходной щи- ной устройства и подключен к затвору МДП- транзистора с встроенным каналом и к стоку второго МДП-транзистора с индуцированным каналом, затвор которого соединен с затвором первого МДП-транзистора с индуцированным каналом и первой обкладкой конденсатора, втора обкладка которого и исток первого МДП-транзистора с индуцированным каналом подключены к общей шине , исток МДП-транзистора с встроенным каналом, сток которого соединен с шиной
питани , объединен со стоком и истоком соответственно первого и второго МДП-тран- зисторов с индуцированным каналом, отличающийс тем, что, с целью повышени надежности , в устройство введены третий и
четвертый МДП-транзисторы с индуцированным каналом, которые включены между первой обкладкой конденсатора и соответственно общей шиной и выходом второго инвертора , а затворы указанных транзисторов
подключены соответственно к входной ши- не устройства и к выходу второго инвертора .
2. Формирователь по п. 1, отличающийс тем, что первый и второй инверторы содержат МДП-транзистор с встроенным каналом и МДП-транзистор с индуцированным каналом , которые включены последовательно между питани и общей шиной формировател , причем затвор МДП-транзистора с индуцированным каналом вл етс
входюм инвертора, а затвор МДП-транзистора с встроенным каналом, подключенный к точке соединени транзисторов, вл етс выходом инвертора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853989088A SU1309278A1 (ru) | 1985-12-11 | 1985-12-11 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853989088A SU1309278A1 (ru) | 1985-12-11 | 1985-12-11 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1309278A1 true SU1309278A1 (ru) | 1987-05-07 |
Family
ID=21209698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853989088A SU1309278A1 (ru) | 1985-12-11 | 1985-12-11 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1309278A1 (ru) |
-
1985
- 1985-12-11 SU SU853989088A patent/SU1309278A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4449066, кл. Н 03 К 19/094, 15.05.84. Авторское свидетельство СССР № 1211854, кл. Н 03 К 3/284, 05.07.84. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4874971A (en) | Edge-sensitive dynamic switch | |
EP2164155B1 (en) | Electronic element driving circuit | |
US6501321B2 (en) | Level shift circuit | |
US4459498A (en) | Switch with series-connected MOS-FETs | |
US4542310A (en) | CMOS bootstrapped pull up circuit | |
US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
EP0176211A1 (en) | CMOS Schmitt trigger | |
SU1309278A1 (ru) | Формирователь импульсов | |
US4044270A (en) | Dynamic logic gate | |
US3521081A (en) | Logical circuit element comprising an mos field effect transistor | |
US3742260A (en) | M. o. s. transistor circuits for pulse-shaping | |
US5250853A (en) | Circuit configuration for generating a rest signal | |
GB1241746A (en) | Buffer circuit for gating circuits | |
SU1272496A1 (ru) | Формирователь импульса по включению напр жени питани | |
SU1775853A1 (ru) | Устройство преобразования уровней логических сигналов на кмоп-транзисторах | |
SU1149311A1 (ru) | Формирователь сигнала напр жени смещени подложки дл интегральных схем | |
SU573884A1 (ru) | Логический элемент "не" | |
SU1319273A1 (ru) | Устройство преобразовани уровней логических сигналов на КМОП-транзисторах | |
SU1598159A1 (ru) | Выходное устройство на МДП-транзисторах | |
SU1160537A1 (ru) | Мультивибратор | |
SU1051690A1 (ru) | @ -Триггер | |
SU482012A1 (ru) | Импульсный усилитель мощности на мдп транзисторах | |
SU1450100A1 (ru) | Транзисторный переключатель с защитой от перегрузок | |
SU1569973A1 (ru) | Формирователь импульсов на МДП-транзисторах | |
RU1817230C (ru) | Устройство задержки импульсов без изменени их длительности |