SU1305878A1 - Device for testing regenerators of digital communication systems - Google Patents
Device for testing regenerators of digital communication systems Download PDFInfo
- Publication number
- SU1305878A1 SU1305878A1 SU853989453A SU3989453A SU1305878A1 SU 1305878 A1 SU1305878 A1 SU 1305878A1 SU 853989453 A SU853989453 A SU 853989453A SU 3989453 A SU3989453 A SU 3989453A SU 1305878 A1 SU1305878 A1 SU 1305878A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- test
- decoder
- counter
- Prior art date
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
Изобретение относитс к электросв зи . Цель изобретени - повьшение точности испытани . Устр-во содержит кодер 2, искусственную линию 4, г-р . 5, декодер 7. детектор 8 ошибок, блок 9 управлени , блок 10 синхронизации , счетчик П, блок 13 отображени , испытуемый регенератор 1 . Вновь : введены коммутатор 3, эл-т 6 задерж- K1V, анализатор 12. Блок 9 представл ет собой параллельное соединение трех счетчиков (С импульсов, на выходах к-рых включены триггеры, вл ют щиес формировател ми временных интервалов . 1-и С формирует импульс длительностью, равной испытательной последовательности, 2-й С формирует импульс, длительность к-рого равна времени сеанса измерений, 3-й С формирует последовательность импульсов определ ющих кол-во синхронных и асинхронных регенераторов в модулируемом тракте. 1 ил. (Л оо о ел оо 00The invention relates to telecommunications. The purpose of the invention is to increase the accuracy of the test. The device contains encoder 2, artificial line 4, gr. 5, decoder 7. error detector 8, control unit 9, synchronization unit 10, counter P, display unit 13, regenerator under test 1. Again: switch 3, delay 6 K1V, analyzer 12 are introduced. Block 9 is a parallel connection of three counters (C pulses, at the outlets of which triggers are turned on, are timers. 1 and C generates a pulse with a duration equal to the test sequence, the 2nd C generates a pulse, the duration of which is equal to the time of the measurement session, the 3rd C generates a sequence of pulses determining the number of synchronous and asynchronous regenerators in the modulated path. 1 ill. (L oo oh el oo 00
Description
Изобретение относитс к электросв зи и может быть использовано при испытании аппаратуры линейного тракта цифровых систем передачи, паспортизации регенераторов и их выходного контрол .The invention relates to telecommunications and can be used in testing equipment of the linear path of digital transmission systems, certification of regenerators and their output control.
Цель изобретени - повышение точности испытани .The purpose of the invention is to improve the accuracy of testing.
На чертеже представлена структурна электрическа схема устройства дл испытани регенераторов цифровых систем св зи.The drawing shows the electrical circuit diagram of a device for testing regenerators of digital communication systems.
Устройство содержит испытуемый регенератор 1, кодер 2, коммутатор 3,15 искусственную линию 4, генератор 5, элемент 6 задержки, декодер 7, детектор 8 ошибок, блок 9 управлени , блок 10 синхронизации, счетчик 11, анализатор 12 и блок 13 отображени . 20The device contains the test regenerator 1, encoder 2, switch 3.15 artificial line 4, generator 5, delay element 6, decoder 7, error detector 8, control unit 9, synchronization unit 10, counter 11, analyzer 12 and display unit 13. 20
Устройство работает следующим образом.The device works as follows.
Двоичный испытательный сигнал с выхода генератора 5 через кодер 2 поступает на вход коммутатора 3, с 25 выхода которого линейньй сигнал подаетс на вход искусственной линии 4. Там он искажаетс за счет воздействи тепловых шумов и межсимвольных искажений и поступает на вход испыту- ЗО емого регенератора . С выхода испытуемого регенератора 1 восстановленный линейный сигнал через элемент 6 задержки подаетс на вход декодера . 7.The binary test signal from the output of generator 5 through encoder 2 is fed to the input of switch 3, from which 25 a linear signal is fed to the input of artificial line 4. There it is distorted due to thermal noise and intersymbol distortion and is fed to the input of the tested regenerator. From the output of the test regenerator 1, the reconstructed linear signal through the delay element 6 is fed to the input of the decoder. 7
а также детектора 8 ошибок на их ответствуюп1ие входы подаетс напр жение тактовой частоты с выхода д кодера 7. Элемент 6 задержки пред назначен дл задержки сигнала на врем , равное разности длительнос цикла испытательного сигнала и вр мени распространени сигнала в ко таторе 3, искусственной линии 4 и пытуемого регенератора I. Детекто ошибок производит вы вление ошибо декодированном сигнале, число кот рых подсчитываетс счетчиком 11. Ias well as the error detector 8, their respective inputs are supplied with a clock voltage from the output of encoder 7. Delay element 6 is pre-assigned to delay the signal for a time equal to the difference between the duration of the test signal cycle and the propagation time of the signal in the cat 3, artificial line 4 and the regenerator under test I. The error detection detects an error decoded signal, the number of which is counted by the counter 11. I
Работа счетчика I1 возможна то ко во врем прохож,цени цикла исп тельного сигнала, дл чего на его разрешающий вход подаетс сигнал выхода блока 9 управлени длитель ностью равной периоду испытательн го сигнала, и сформированный из им пульса с выхода блока 10 синхрони ции. Этим же импульсом производит запись числа вы вленных ошибок в анализатор 12 после анализа каждо цикла испытательного сигнала, а т же производитс обнуление счетчик II после каждого такого цикла.The operation of the counter I1 is possible at the time of passage, the value of the cycle of the spill signal, for which its permitting input is given the output signal of the control unit 9 equal to the test signal period, and formed from the pulse from the output of the synchronization unit 10. The same pulse records the number of detected errors in analyzer 12 after analyzing each cycle of the test signal, and counter II is reset after each such cycle.
Таким образом, после проведени испытаний в анализаторе 12 хранит информаци , характеризующа число ошибок в каждом из i измерений, где i - общее число циклов измеренThus, after testing, the analyzer 12 stores information that characterizes the number of errors in each of the i measurements, where i is the total number of cycles measured
После проведен} испытаний в зAfter conducted} tests in s
анализатор I2 может вычисл ть час ность ошибок в i-M регенераторе I котора равна разности числа ошибо на i-M цикле измерений и i-1-н чис деленной на число символов в J-M цикле испытательной последовательности ,, согласно выражениюanalyzer I2 can calculate the error rate in the i-M regenerator I which is equal to the difference in the number of errors on the i-M measurement cycle and the i-1-n number divided by the number of characters in the J-M cycle of the test sequence, according to the expression
от- ifrom i
N.N.
выхода которого восстановленный ,-- - .the output of which is recovered, - -.
j- висимости от требуемой информации двоичньи испытательный сигнал поступает на вход детектора 8 ошибок и на вход блока 10 синхронизации, в котором осуп ествл етс выделение импульса , характеризующего начало цик- 40 ла испытательной последовательности. Этот импульс поступает на вход блока 9 управлени , который вырабатывает сигнал управлени работой коммутатора 3, который производит отключение 45 выхода кодера 2 от входа искусственной линии 4 и подключает выход элемента 6 задержки к входу искусственной линии 4 на врем испытаний, которое пропорционально числу регенера-50 коэффициент ошибки равен Р торов в модулируемом тракте. Кроме того, блок 9 управлени вырабатьша- ет сигнал управлени регенератором, который определ ет структуру регенератора и количество асинхронных ре- ,5 генераторов, включенных между двум j, depending on the required information, the binary test signal is fed to the input of the error detector 8 and to the input of the synchronization unit 10, in which the pulse that characterizes the start of the test sequence cycle 40 is detected. This pulse arrives at the input of control block 9, which produces a control signal for switch 3, which trips the output of encoder 2 from the input of artificial line 4 and connects the output of delay element 6 to the input of artificial line 4 for the test time, which is proportional to the number of regenerator-50 the error rate is equal to P tori in the modulated path. In addition, the control unit 9 generates a regenerator control signal that determines the structure of the regenerator and the number of asynchronous, 5 generators connected between two
СИНХрОННЬЕМИ.SYNHRONNEMI.
Кроме того, анализатор 12 вычи л ет общий коэффициент ошибок дл всего модулируемого тракта, при эIn addition, analyzer 12 calculates the total error rate for the entire modulated path, while
NENE
OU1 OU1
NN
где Ng - суммарное количество ошиwhere Ng is the total amount of error
NN
- общее количество контрол руемых позиций испытател ного сигнала. Вычисленные коэффициенты ошиб вывод тс на блок 13 отображени .- total number of monitored positions of the test signal. The calculated error rates are output to the display unit 13.
Дл синхронной работы блока 9 управлени и блока 10 синхронизации.For the synchronous operation of the control unit 9 and the synchronization unit 10.
5 050
5 О 5 o
а также детектора 8 ошибок на их со- ответствуюп1ие входы подаетс напр жение тактовой частоты с выхода декодера 7. Элемент 6 задержки предназначен дл задержки сигнала на врем , равное разности длительности цикла испытательного сигнала и времени распространени сигнала в коммутаторе 3, искусственной линии 4 и испытуемого регенератора I. Детектор 8 ошибок производит вы вление ошибок в декодированном сигнале, число которых подсчитываетс счетчиком 11. Ias well as an error detector 8 for their respective inputs, the clock voltage is supplied from the output of decoder 7. Delay element 6 is designed to delay the signal by a time equal to the difference between the duration of the test signal's cycle and the propagation time of the signal in switch 3, artificial line 4 and the test regenerator I. The 8 error detector detects errors in the decoded signal, the number of which is counted by the counter 11. I
Работа счетчика I1 возможна только во врем прохож,цени цикла испытательного сигнала, дл чего на его разрешающий вход подаетс сигнал с выхода блока 9 управлени длительностью равной периоду испытательного сигнала, и сформированный из импульса с выхода блока 10 синхронизации . Этим же импульсом производитс запись числа вы вленных ошибок в анализатор 12 после анализа каждого цикла испытательного сигнала, а также производитс обнуление счетчика II после каждого такого цикла.The operation of the counter I1 is possible only during the passage, the test signal cycle times, for which a signal from the output of the control unit 9 equal to the period of the test signal and generated from the output of the synchronization unit 10 is fed to its enable input. The same pulse records the number of detected errors in the analyzer 12 after analyzing each cycle of the test signal, and also clears counter II after each such cycle.
Таким образом, после проведени испытаний в анализаторе 12 хранитс информаци , характеризующа число ошибок в каждом из i измерений, где i - общее число циклов измерениеThus, after testing, the analyzer 12 stores information that characterizes the number of errors in each of the i measurements, where i is the total number of measurement cycles
После проведен} испытаний в - .After conducted} tests in -.
анализатор I2 может вычисл ть частность ошибок в i-M регенераторе I, котора равна разности числа ошибок на i-M цикле измерений и i-1-н числе, деленной на число символов в J-M цикле испытательной последовательности ,, согласно выражениюanalyzer I2 can calculate the error part in the i-M regenerator I, which is equal to the difference in the number of errors in the i-M measurement cycle and the i-1-n number divided by the number of characters in the J-M cycle of the test sequence, according to
висимости от требуемой информации коэффициент ошибки равен Р depending on the required information, the error coefficient is equal to P
от- ifrom i
N.N.
ти от требуемо иент ошибки раty from required ient error ra
исимости от требуемой информации коэффициент ошибки равен Р isosti from the required information the error rate is equal to P
Кроме того, анализатор 12 вычисл ет общий коэффициент ошибок дл всего модулируемого тракта, при этомIn addition, analyzer 12 calculates the total error rate for the entire modulated path, while
тре ошиtre oshi
NENE
ти от т иент ошti from t ient osh
OU1 OU1
NN
висимости от требуемой информации коэффициент ошибки равен Р depending on the required information, the error coefficient is equal to P
где Ng - суммарное количество ошибок;where Ng is the total number of errors;
исимости от требуемой информации коэффициент ошибки равен Р isosti from the required information the error rate is equal to P
NN
- общее количество контролируемых позиций испытательного сигнала. Вычисленные коэффициенты ошибок вывод тс на блок 13 отображени .- the total number of monitored test signal positions. The calculated error rates are output to display unit 13.
Блок управлени представл ет собой параллельное соединение трех счетчиков импульсов, на выходах которых включены триггеры, вл ющиес формировател ми временных интервалов. Пер- вый счетчик формирует импульс длительностью , котора равна испытательной последовательности; второй счетчик формирует импульс, длительность которого равна времени сеанса изме- рений; третий счетчик формирует последовательность импульсов, определ ющих количество синхронных и асинхронных регенераторов в модулируемом тракте, при этом при поступлении на вход регенератора импульсов с выхода третьего счетчика производитс отключение блока вьделител тактовой частоты в регенераторе 5, т.е. он переводитс в режим асинхронной регене- рации.The control unit is a parallel connection of three pulse counters, the outputs of which include triggers, which form time slots. The first counter generates a pulse with a duration that is equal to the test sequence; the second counter generates a pulse, the duration of which is equal to the time of the session of measurements; the third counter generates a sequence of pulses determining the number of synchronous and asynchronous regenerators in the modulated path, and when the impulse arrives at the input of the third counter, the block of the clock frequency selector in the regenerator 5 is disconnected, i.e. it is put into asynchronous regeneration mode.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853989453A SU1305878A1 (en) | 1985-12-13 | 1985-12-13 | Device for testing regenerators of digital communication systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853989453A SU1305878A1 (en) | 1985-12-13 | 1985-12-13 | Device for testing regenerators of digital communication systems |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1305878A1 true SU1305878A1 (en) | 1987-04-23 |
Family
ID=21209809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853989453A SU1305878A1 (en) | 1985-12-13 | 1985-12-13 | Device for testing regenerators of digital communication systems |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1305878A1 (en) |
-
1985
- 1985-12-13 SU SU853989453A patent/SU1305878A1/en active
Non-Patent Citations (1)
Title |
---|
Цифровые системы св зи: Перев, с польск./Под ред. В.Д.Романова. М.: Св зь, 1979. с.169, рис.9.9. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1305878A1 (en) | Device for testing regenerators of digital communication systems | |
SU1404985A1 (en) | Device for determining cable core number | |
SU1185621A1 (en) | Device for measuring phase jitter in regenerators of digital transmission system | |
SU1430987A1 (en) | Device for measuring credibility of digital magnetic recording | |
EP0033858A1 (en) | Circuit arrangement for measuring the electric characteristics of user telephone lines | |
SU1215043A1 (en) | Meter of frequency-time parameters of electric signals | |
CN1025466C (en) | Pulse width measuring method by serial output resistance method | |
SU1599797A1 (en) | Device for measuring value of sync window reserve in case of phase-manipulated signals | |
SU1416945A1 (en) | Meter of frequency transient characteristics | |
SU1658396A1 (en) | Device for evaluating the validity of data transmission via digital communication channels | |
SU767667A1 (en) | Device for controlling quality of electrical insulation | |
SU1251335A1 (en) | Device for detecting errors | |
SU1053315A1 (en) | Device for measuring error factor in digital transmission systems | |
SU708507A1 (en) | Meter of time characteristics of transient processes | |
JPS6018773A (en) | Measurement of pulse width | |
SU1166053A1 (en) | Device for measuring duration of single pulse | |
SU788026A1 (en) | Digital phase meter for measuring phase shift mean value | |
SU1670794A1 (en) | Device for determining validity of binary information transmission | |
SU379911A1 (en) | ||
SU1255985A1 (en) | Versions of device for measuring time intervals | |
SU1027633A1 (en) | Single pulse signal shape digital registering device | |
SU1113892A1 (en) | Device for measuring correctness of information transmission via digital communication channel | |
SU1129548A1 (en) | Device for determination of phase fluctuation rms deviation | |
SU1439676A1 (en) | Device for inspecting magnetic disks | |
SU1234841A1 (en) | Device for checking logic units |