[go: up one dir, main page]

SU1285485A1 - Устройство дл сопр жени электронных вычислительных машин - Google Patents

Устройство дл сопр жени электронных вычислительных машин Download PDF

Info

Publication number
SU1285485A1
SU1285485A1 SU853951788A SU3951788A SU1285485A1 SU 1285485 A1 SU1285485 A1 SU 1285485A1 SU 853951788 A SU853951788 A SU 853951788A SU 3951788 A SU3951788 A SU 3951788A SU 1285485 A1 SU1285485 A1 SU 1285485A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
information
trigger
trunk
Prior art date
Application number
SU853951788A
Other languages
English (en)
Inventor
Владимир Анатольевич Богатырев
Леонид Сергеевич Иванов
Original Assignee
Предприятие П/Я М-5308
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5308 filed Critical Предприятие П/Я М-5308
Priority to SU853951788A priority Critical patent/SU1285485A1/ru
Application granted granted Critical
Publication of SU1285485A1 publication Critical patent/SU1285485A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении многопроцессорных и многомашинных вычислительных систем. Целью изобретени   вл етс  упрощение устройства за счет обмена через один приемный и передающий блок буферной пам ти со всеми ЭВМ, подключаемыми к общей межмашинной магистрали . Устройство содержит два дешифратора 1, 2 адреса, два блока 3, 4 буферной пам ти, два счетчика 5, 6, регистр 7, три триггера 8-10, три магистральных усилител  11-13-, генератор 14 импульсов, Элемент ИЛИ 15, шесть элементов И 16-21, узел 22 захвата магистрали, два одновибратора 23, 24. 1 з.п. ф-лы, 4 ил. 25

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении многопроцессорных и многомашинных вычислительных систем.
Цель изобретени  - упрощение устройства , за счет обмена через один приемный и передающий блок буферной пам ти со всеми ЭВМ, подключаемыми к общей межмашинной магистрали.
На фиг.1 представлена структурна  схема устройства; на фиг.2 - пример реализации узла захвата магистрали, на фиг.З - схема первого дешифратора адреса; на фиг.4 - пример объединени  ЭВМ с помощью предлагаемого устройства в многомашинную систему .
Устройство (фиг.1) содержит два дешифратора 1 и 2 адреса, два блока 3 и 4 буферной пам ти, два счетчика 5 и 6, регистр 7, триггеры 8-10, магистральные усилители 11-13, генератор 14 импульсов, элемент ИЛИ 15, элементы И 16-21, узел 22 захвата магистрали , одновибраторы 23 и 24.
На фиг.1 обозначены также внутренн   шина-25 ЭВМ, входы 26-28 устройства , обща  информационна  шина 29,
20 блок 4 буферной пам ти - только по .чтению. Соответственно на магистрал 25 выделено два адреса устройства первый адрес - адрес регистра 7; второй адрес - адрес блоков 3 и 4 буферной пам ти. Первый и второй ад реса устройства 51 воспринимаютс  фазе адреса магистрали 25 первым д шифратором 1 адреса. При эт ом в фа данных магистрали 25 на первом или
вход 30 устройства, вход 31 узла 22, общие шины 33 и 34 управлени , перва -30 втором выходе дешифратора 1 адреса обща  шина 35 синхронизации, выход поддерживаетс  высокий уровень. 36 запроса прерывани  устройства, третий установочный вход 38 устройства .
Запись в регистр 7 и блок 3 буф ной пам ти сопровождаетс  в фазе данных сигналом на линии 28, а -чте
Э зел 22 захвата магистрали (фиг.2) 35 из регистра 7 или блока 4 буферной
содержит триггер 39, элемент 40 задержки , элемент И 41 и магистральный усилитель 42, счетчик 43, дешифратор 44.
Первый дешифратор адреса (фиг.З) содержит элемент 45 сравнени , элемент НЕ 4Ь, элементы И 47, й 47, триггеры 48 и 482 регистр 49.
Многомашинна  система с использованием устройства представлена на фиг.4 и содержит ЭВМ 50 и предлагаемое устройство 51 дл  сопр жени .
Устройство работает следующим образом .
Обмен между парой ЭВМ 50; и 50j через устройства 51; и 51; и межмашинную магистраль 29 включает следу- кщие этапы: проверка машиной-инициатором 50, обмена зан тости своего устройства 51; и при необходимости ожидание его освобождени , занесение пакета данных по магистрали 25 из ЭВК 5П. в блок 3 буферной пам т устпам ти - сигналом на линии 30. Чтение с регистра 7 проводитс  через ма магистральный усилитель 11 при возбуждении выхода элемента И 17. Запис 40 в блок 3 буферной пам ти проводитс  при возбуждении,выхода элемента И
18,а чтение из блока 4 пам ти - при возбуждении выхода элемента И
19.По заднему фронту сигнала с эле- 45 мента И 18 (19) происходит увеличени
(уменьшение) на 1 содержимого счет чика 5 (6). С блока 3 буферной пам ти на магистраль 29 межмашинного обмена осуществл етс  только чт ение, а
50 в блок 4 пам ти - только запись дан- ньк. . -
Межмашинный обмен начинаетс  с проверки машиной-инициАтором 50 j обмена готовности своего устройства
55 51j. Дл  этого ЭВМ 50i по своей магистрали 25 считьшает содержимое регистра 7. Если первый, разр д регистра 7 содержит О, то устройство 51;
ройства 51; , захват устройством 51} межмашинной магистрали 29, проверка зан тости блока буферной пам ти устройства 51: ив случае необходимости ожидание его освобождени ; передача пакета данных из блока 3 буферной пам ти устройства 51; в блок 4 буферной пам ти устройства 51j, передача пакета из блока буферной пам ти устройства 51: по магистрали 25 в ЭВМ 50j.
На первом и втором этапах управление происходит от ЭВМ 50;, на последнем этапе от ЭВМ 50j , а на ос5 тальных этапах от устройства 51 .
В устройстве 51 регистр 7 доступен с магистрали 25 как по записи, так и по чтению. Блок 3 буферной пам ти доступен только по записи, а
0 блок 4 буферной пам ти - только по .чтению. Соответственно на магистрали 25 выделено два адреса устройства 51j первый адрес - адрес регистра 7; второй адрес - адрес блоков 3 и 4 буферной пам ти. Первый и второй адреса устройства 51 воспринимаютс  в фазе адреса магистрали 25 первым дешифратором 1 адреса. При эт ом в фазе данных магистрали 25 на первом или
0 втором выходе дешифратора 1 адреса поддерживаетс  высокий уровень.
втором выходе дешифратора 1 адреса поддерживаетс  высокий уровень.
Запись в регистр 7 и блок 3 буферной пам ти сопровождаетс  в фазе данных сигналом на линии 28, а -чтение
пам ти - сигналом на линии 30. Чтение с регистра 7 проводитс  через ма- магистральный усилитель 11 при возбуждении выхода элемента И 17. Запись в блок 3 буферной пам ти проводитс  при возбуждении,выхода элемента И
18,а чтение из блока 4 пам ти - при возбуждении выхода элемента И
19.По заднему фронту сигнала с эле- мента И 18 (19) происходит увеличение
(уменьшение) на 1 содержимого счетчика 5 (6). С блока 3 буферной пам ти на магистраль 29 межмашинного обмена осуществл етс  только чт ение, а
в блок 4 пам ти - только запись дан- ньк. . -.
Межмашинный обмен начинаетс  с проверки машиной-инициАтором 50 j обмена готовности своего устройства
51j. Дл  этого ЭВМ 50i по своей магистрали 25 считьшает содержимое регистра 7. Если первый, разр д регистра 7 содержит О, то устройство 51;
31285
готово дл  обмена данными (не зан то ) . Если в первом разр де регистра 7 находитс  М, то устройство 51 зан то и ЭВМ 50;периодически опрашивает регистр 7 до момента готовности
устройства 51;. После установлени 
тываетс  сигнал, по которому обнул етс  счетчик 6 и триггер 9 и, кроме того, через магисфральный усилитель 13 на линию 33 вьщаетс  сигнал подтверждени . По сигналу на линии 33 производите обнуление триггеров 8 всех устройств 51 и через элемент И 20 запуск генератора 14 импульсов
готовности устройства ЗТц ЭВМ 50{ заносит в первый разр д регистра 7 1. По фронту сигнала на вьпсоде первого разр да регистра 7 вьфабатьгеает- tO активного устройства 51 . с  импульс на выходе одновибратора Синхроимпульсы с генератора 14, 23 и происходит обнуление счетчика 5. проход  через элемент ИЛИ 15 актив- После этого начинаетс  занесение пакета данных ,из ЭВМ 50; в блок 3 буного устройства 51, производ т выдачу на магистраль 29 очередного сло
ферной пам ти устройства 51 (. Дл  за- 15 ва пакета с блока 3 буферной пам ти
ти, на выходе элемента И 16 вырабатываетс  сигнал, по которому обнул етс  счетчик 6 и триггер 9 и, кроме того, через магисфральный усилитель 13 на линию 33 вьщаетс  сигнал подтверждени . По сигналу на линии 33 производите обнуление триггеров 8 всех устройств 51 и через элемент И 20 запуск генератора 14 импульсов
активного устройства 51 . Синхроимпульсы с генератора 14, проход  через элемент ИЛИ 15 актив-
активного устройства 51 . Синхроимпульсы с генератора 14, проход  через элемент ИЛИ 15 актив-
ного устройства 51, производ т выдачу на магистраль 29 очередного сло
писи пакета в блок 3 пам ти в фазе адреса на магистрали 25 уЬтанавлива- етс  второй адрес устройства 51, а в фазе данных передаютс  слова пакета. После записи каждого слова.в блок 3 пам ти по сигналу с выхода элемейта И 18 происходит автоматическое наращивание содержимого счетчика 5, задапроход  через магистральный усили- . тель 12, линию 35 синхронизации и элемент И 21 пассивного устройства 51. (в триггере 9 которого записан
ющего адрес блока 3 пам  ти. После завершени  передачи пакета ё блок 3 О ) - осуществл ют запись слова с ферной пам ти ЭВМ 50 записывает 1 магистрали 29 в блок 4 буферной па- во второй разр д регистра 7, при этом вырабатываетс  запрос на захват межмашинной магистрали 29, поступающий на вход 31 узла захвата магистрали 22. После разрешени  возможных конфликтов по захвату межмашинной магистрали от различных устройст 51 и
30
п
м ти по адресу, определ емому счетчиком 6. По заднему фронту синхроимпульсов содержимое счетчика 6 увеличиваетс  на 1. Таким образом.
весь пакет данных из блока 3 ной пам ти устройства 51j через магистраль 29 переписываетс  в блок 4 буферной пам ти пассивно-го устройпредоставлени  магистрали 29 устройству 51; на выходе 32 узла 22 выраба- 35 ства 51: . При передаче последнего
тьгоаетс  сигнал, кроме этого узел 22 устройства 51 ( выставл ет уровень на линию 34, по переднему фронту кото- рог о триггеры 8 и 9 всех устройств 51 устанавливаютс  в единичное положение . По сигналу с выхода 32 узла захвата магистрали 22 через одновиб- ратор 24 по переднему фронту и элемент ИЛИ 15 производитс  выдача да
слова пакета на сигнальном выходе счетчика 5 формируетс  сигнал перен са (обнулени  счетчика 5), по которому останавливаетс  генератор 14 40 импульсов и в первый и второй разр ды регистра 7 записываетс  О. В результате этого устройство готово дл  передачи следующего пакета и ег узел захвата магистрали 22 освобож-
магистраль 29 последнего слова паке- 45 дает магистраль 29 дл  обмена ме оду
другими ЭВМ, снима  уровень с линии 34.
По заднему фронту сигнала зан тости на линии 34 осуществл етс  зата , соответствующего адресу устройства 51; (адрес этого слова содер- ;жит с  в счетчике 5) пассивной ЭВМ 50 J. Адрес на магист рали 29 при единичном состо нии триггеров 8 воспри- 50 нимаетс  всеми устройствами 51, но только в адресуемом устройстве 51j на входе дешифратора 2 адреса формируетс  сигнал. По сигналу с выхода дешифратора 2 при О на третьем выходе регистра 7 (выхс(д третьего разр да регистра 7), в котором находитпись 1 в -триггер 10 посто нного : устройства 51 из триггера 9, в котором находитс  О (инверсйый выход триггера 9 подключен к D-входу триг- гера 1U, его С-вход подключен к ли- 55 НИИ 34). При переброске триггера 10 происходит запись 1 в третий разр д регистра 7. При единичном состо нии триггера 10 на сигнальном выходе
с  1 при незан тости блока 4 пам -
по адресу, определенному счетчиком 5. Содержимое счетчика 5 зт еньшаетс  по заднему фронту импульса с генератора 14. Синхроимпульсы с генера- тора 14 активного устройства 51;,
проход  через магистральный усили- тель 12, линию 35 синхронизации и элемент И 21 пассивного устройства 51. (в триггере 9 которого записан
О ) - осуществл ют запись слова с агистрали 29 в блок 4 буферной па-
п
-5 О ) - осуществл ют запись слова с магистрали 29 в блок 4 буферной па-
30
м ти по адресу, определ емому счетчиком 6. По заднему фронту синхроимпульсов содержимое счетчика 6 увеличиваетс  на 1. Таким образом.
О ) - осуществл ют запись слова с магистрали 29 в блок 4 буферной па-
весь пакет данных из блока 3 ной пам ти устройства 51j через магистраль 29 переписываетс  в блок 4 буферной пам ти пассивно-го устройслова пакета на сигнальном выходе счетчика 5 формируетс  сигнал переноса (обнулени  счетчика 5), по которому останавливаетс  генератор 14 импульсов и в первый и второй разр ды регистра 7 записываетс  О. В результате этого устройство готово дл  передачи следующего пакета и его узел захвата магистрали 22 освобож-
пись 1 в -триггер 10 посто нного устройства 51 из триггера 9, в котором находитс  О (инверсйый выход триггера 9 подключен к D-входу триг- гера 1U, его С-вход подключен к ли- НИИ 34). При переброске триггера 10 происходит запись 1 в третий разр д регистра 7. При единичном состо нии триггера 10 на сигнальном выходе
36 устройства 51: формируетс  сигнал запроса в ЭВМ 50., котора  начинает чтение пакета данных из блока А буферной пам ти (возможна инициаци  njJHeMa -пакета ЭВМ 50 не только по прерыванию, но и при ее периодической проверке третьего разр да регистра состо ни  7, доступного по чтению с магистрали 25), При чтении первого слова с блока 4 пам ти сигналом с выхода элемента И 19 триггер 10 обнул етс . Информаци  о количестве слов в пакете ЭВМ 50: получает из первых слов пакета, занесенного в блок 4 пам ти. .
Если требуетс  осуществить передачу пакета из пассивной ЭВМ 50: в активную ЭВМ 50J-, то, как было рассмотрено вьше, ЭВМ 50; передает в пакет
ЭВМ
50: пакет, содержащий информацию о необходимости чтени  пакета из ЭВМ 50 заголовок пакета (либо начальный адрес пакета и при необходимости число передаваемых слов), а также адрес ЭВМ-приемника пакета. Заметим, что приемником пакета может быть как ЭВМ- инициатор 50; обмена, так и некотора  треть  ЭВМ 50,
Рассмотрим работу узла 22 захвата магистрали (фиг,2), о
Запросы на захват магистрали 29 межмашинного обмена поступают на вход 31 и по синхровходу 37 занос тс  в триггер 39, При незан тости магист- 29 наVлинии ЗА нет сигнала и блокировки поступлени  синхроимпульсов с входа 37 через элемент И 41 на вход счетчика 43 не происходит, При этом осуществл етс  увеличение содержимого счетчика 43 и последовательна  проверка (при поступлении каждого синхроимпульса с входа 37) 1,2,3,,,,,Ктго устройства 51 на наличие запроса С в триггере 39), В результате того, что в первом устройстве 51 к входу усилител  42 подключен первый выход дешифратора 44, во втором - второй и т,д,, в каждый момент времени происходит проверка наличи  запроса т.олько в одном устройстве 51, Если оно запрашивает захват магистрали, то на выходе 43 формируетс  сигнал и на линию 34 через усилитель 42 выставл етс  сигнал зан тости, по которому блокируетс  прохозкдение синхроимпульсов с входа 37 на счетный вход счетчиков 43, чем фиксируетс  захват общей магистрали
одним 1-м устройством (номер i которого определ етс  содержимым счетчика 43). Если i-e устройство 51 не требует обмена через общую магистраль то при следующем син:хроимпульсе содержимое счетчиков 43 увеличиваетс 
и происходит проверка следующего (i+1)-ro устройства и т,д, (наращивание содержимого счетчиков происходит , если на линии 34 Hei- сигнала зан тости), При завершении процедуры обмена в устройстве 51 снимаетс  за-i прос с входа 31 узла 22 и по синхроимпульсу с входа 37 триггер 39 обнул етс  и сигнал зан тости с магистра ли 34 и выхода 32 снимаетс , в результате чего обща  магистраль может быть представлена дл  обмена между другими машинами 50, Задержка на элементе 40 определ етс  временем срабатывани  счетчика 43,
Рассмотрим работу дешифратора 1 адреса. Предварительно в регистре 49 (фиг,3) задаетс  адрес устройства 51 на магистрали 25, На элементе 45 сравнени  происходит сравнени  кода с регистра 49 и кода на лини х магистрали 25, начина  с второй. Если на выходе элемента 45 сравнени  формируетс  сигнал, то на элементах И 47 и НЕ 46 по первой линии магистрали 25 идентифицируетс  первьй или второй адрес устройства 51, При идентификации первого адреса сигналом- с элемента И 47, в фазе адреса (1 на линии 25) в триггер 48j заноситс  единица , а при идентификации второго адреса единица заноситс  в триггер 48,
Обнуление триггеров 48 происходит по заднему фронту сигнала сопровождени  данных на линии 27,

Claims (2)

  1. Формула изобре т.е н и  
    ,
    1, Устройство дл  сопр жени  электронных вычислительных машин, содержащее два блока буферной пам ти, два дешифратора адреса, два счетчика, регистр , три магистральных усилител , генератор импульсов, первый триггер, первый элемент И, причем информационные входы первого дешифратора адреса , первого блока буферной пам ти,
    информационные выходы первого магистрального усилител , второго блока буферной пам ти образуют первый информационный вход-выход устройства
    дл  подключени  к информадионному входу-выходу ЭВМ, информадионный выход первого блока буферной пам ти, информадионные входы второго блока буферной пам ти и второго дешифрато- ра адреса образуют второй информационный вход-выход устройства дл  дод- ключени  к общей информационной шине , первый и второй управл ющие вход первого дешифратора адреса  вл ютс  первым и вторым стробирующим входами устройства дл  подключени  к первому и второму стробирующим выходам ЭВМ, первый вход записи регистра . вл етс  входом записи устройства дл  подключени  к выходу записи ЭВМ, при этом выходы первого и второго счетчиков соединены с адресными входами первого и второго блоков буферной пам ти соответственно, первый, второй и третий информационные вьпсоды регистра соединены с первым, вторым и третьим информационными входами первого магистрального усилител  соответственно , выход первого элемента И соединен с установочным входом второго счетчика и информационным входо второго магистрального усилител , отличающеес  тем, что, с целью упрощени  устройства, в него введены узел захвата магистрали, два одновибратора, два триггера, п ть элементов И, элемент ИЛИ, причем первый вход второго элемента И соединен с первым входом третьего элемента И и  вл етс  входом чтени  устройства дл  подключени  к выходу чтени  ЭВМ, выход второго триггера соединен с вторым входом записи регистра и  вл етс  выходом запроса прерывани  устройства дл  подключени  к входу запроса прерьгаани  ЭВМ, информационный выход второго магистрального усит лител , нулевой вход первого триггера и первый вход четвертого элемента И  вл ютс  выходом подтверждени , первым входом установки и входом задус- ка устройства дл  подключени  к.первой общей управл ющей шине,г информационный выход третьего магистраль- ного усилител , первый вход п того элемента И  вл ютс  синхровыходом и первым синхровходом устройства дл  подключени  к первой общей шине синхронизации , первый выход узла захва- та магистрали, синхровход второго .триггера, единичные входы первого и третьего триггеров  вл ютс  выходом захвата, вторым синхровходом и вторым
    входом установки устройстна соответственно дл  подключени  к второй общей управл ющей шине, синхровход и установочный вход узла захвата магистрали  вл ютс  третьим синхровходом и третьим установочным входом устрой ства соответственно дл  подключени  к второй общей шине синхронизации и к обшей шине установки соответственно , при этом первый информационный выход первого дешифратора адреса соединен с информационным входом, регистра и с вторым входом второго элемента И, выход которого соединен с управл ющим входом первого магистрального усилител , второй информационный выход дешифратора адреса соединен с вторым входом третьего элемента И и первым входом шестого элемент И, второй вход которого соединен с первым входом записи регистра, первы информационный выход которого соединен с входом запроса узла захвата магистрали, второй выход которого соединен с входом первого одновибратора и с вторым входом четвертого элемента И, выход которого соединен с входом запуска генератора импульсов, выход которого соединен с первым входом элемента ИЛИ, второй .&ход которого соединен с выходом первого одно- вибратора, второй информационный выход регистра соединен с входом второго одновибратора, выход которого соединен с установочным входом первого счетчика, выход переноса которого соединен с запрещающим входом генератора импульсов и с третыгм входом записи регистра, третий информационный выход которого соединен с первым входом первого элемента И, йыход которого соединен с нулевым входом третьего триггера, выход которого соединен с информационным входом второго триггера и с вторым входом п того элемента И, выход которого соединен с входом эаписи второго блока буферной пам ти и с входом пр мого счета второго счетчика, вход обратного счета которого соединен с входом чтени  второго блока буферной пам ти, с выходом третьего элемента И и с нулевым входом второго триггера, выход элемента ИЛИ соединен с информационным входом третьего магистрального усилител , с входом чтени  первого блока буферной пам ти и с входом обратного счета первого.счетчика, вход пр мого счета которого соединен с
    входом записи второго блока буферной пам ти и с выходом шестого элемента И, второй вход первого элемента И соединен с выходом второго дешифратора адреса, управл ющий вход которого со единен с выходом первого триггера,
  2. 2. Устройство ПО.П.1, о т л и - чающеес  тем, что узел захвата магистрали содержит триггер, счетчий, дешифратор, магистральный усилитель, элемент И, элемент задержки , причем выход магистрального усилител  соединен с первым входом элемента И и  вл етс  первым выходом узла захвата магистрали, выход,дешиф ратора соединен с информационным
    входом магистрального усилител  и  вл етс  вторым выходом узла захвата магистрали, синхровход-триггера сое динен с вторым входом элемента И и  вл етс  синхровходом узла магистрали, информационный вход триг гера и установочный вход счетчика  вл ютс  входом запроса и установочным входом узла захвата магистрали соответственно, при этом в узле за хвата магистрали выход триггера соединен с входом элемента задержки, вьпсод которого соединен с управл ющим входом дешифратора, информационный вход которого соединен с выходом счетчика, счетный вход которого соединен с вьпсодом элемента И.
    J7
    Фиг. 2
    25,
    25,
    Фиг.3
    Фиг.
SU853951788A 1985-09-11 1985-09-11 Устройство дл сопр жени электронных вычислительных машин SU1285485A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853951788A SU1285485A1 (ru) 1985-09-11 1985-09-11 Устройство дл сопр жени электронных вычислительных машин

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853951788A SU1285485A1 (ru) 1985-09-11 1985-09-11 Устройство дл сопр жени электронных вычислительных машин

Publications (1)

Publication Number Publication Date
SU1285485A1 true SU1285485A1 (ru) 1987-01-23

Family

ID=21196748

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853951788A SU1285485A1 (ru) 1985-09-11 1985-09-11 Устройство дл сопр жени электронных вычислительных машин

Country Status (1)

Country Link
SU (1) SU1285485A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 990088, кл. G 06 F 3/04, 1980. Авторское свидетельство СССР № 962905, кл..С 06 F 3/04, 1980. *

Similar Documents

Publication Publication Date Title
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
JPS60142439A (ja) ストアバツフア装置
SU1285485A1 (ru) Устройство дл сопр жени электронных вычислительных машин
US4827471A (en) Method for bus access for data transmission through a multiprocessor bus
GB1264620A (ru)
JPS5810021B2 (ja) 時分割多重ネツトワ−ク・システム
JPS61217858A (ja) デ−タ伝送装置
SU1246107A1 (ru) Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью
SU1008743A1 (ru) Устройство дл обслуживани запросов в пор дке поступлени
SU1285484A1 (ru) Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с периферийными устройствами
SU1443001A1 (ru) Устройство дл сопр жени электронных вычислительных машин
SU1679498A1 (ru) Устройство дл подключени источников информации к общей магистрали
SU1280645A1 (ru) Устройство дл сопр жени многоблочной пам ти с процессором и вводно-выводными устройствами
SU1256037A1 (ru) Многоканальное устройство дл обмена данными между модул ми вычислительной системы
RU1800460C (ru) Устройство дл сопр жени цифровых вычислительных машин
SU1462336A1 (ru) Устройство дл сопр жени ЭВМ с общей магистралью
SU1198530A1 (ru) Устройство дл обмена информацией
SU1462337A1 (ru) Устройство дл сопр жени вычислительных машин с магистралью
SU1354199A1 (ru) Устройство дл сопр жени вычислительной машины с общей магистралью
SU450172A1 (ru) Устройство дл св зи телекодовых каналов передачи данных с электронной вычислительной машиной
SU1418729A1 (ru) Устройство дл сопр жени ЭВМ
SU1418725A1 (ru) Буферное устройство дл передачи данных
SU1612303A1 (ru) Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали
SU1751776A1 (ru) Электронна вычислительна машина с пр мым доступом в пам ть
SU1381534A1 (ru) Устройство дл сопр жени ЭВМ