[go: up one dir, main page]

SU1283975A2 - Communication device with delta modulation - Google Patents

Communication device with delta modulation Download PDF

Info

Publication number
SU1283975A2
SU1283975A2 SU853887110A SU3887110A SU1283975A2 SU 1283975 A2 SU1283975 A2 SU 1283975A2 SU 853887110 A SU853887110 A SU 853887110A SU 3887110 A SU3887110 A SU 3887110A SU 1283975 A2 SU1283975 A2 SU 1283975A2
Authority
SU
USSR - Soviet Union
Prior art keywords
meander
integrator
output
input
key
Prior art date
Application number
SU853887110A
Other languages
Russian (ru)
Inventor
Николай Иванович Козленко
Валерий Иванович Сапрыкин
Алексей Николаевич Асосков
Original Assignee
Предприятие П/Я Р-6208
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6208 filed Critical Предприятие П/Я Р-6208
Priority to SU853887110A priority Critical patent/SU1283975A2/en
Application granted granted Critical
Publication of SU1283975A2 publication Critical patent/SU1283975A2/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относитс  к вычислительной технике и  вл етс  усовершенствованием устройства по авторскому свидетельству № 1095395. Использование изобретени  в устройствах передачи информации позвол ет повысить точность передачи. Устройство содержит кодирующий и декодирующий узлы. В кодирующий узел входит блок вычитани , двоичный модул тор, интегратор , синхронизатор, три ключа и дешифратор меандра, состо щий из регистра сдвига, п сумматоров по модулю два, элемента И и формировател . В декодирующий узел вход т синхронизатор , интегратор, фильтр нижних частот , ключ и дешифратор меандра, аналогичный деймфратору меандра кодирующего узла. Введение в кодирующий и декодирующий узлы дополнительного ключа, блока выделени  заднего фронта и источника посто нного напр жени  обеспечивает сокращение времени установлени  интеграторов при переходе в передаче от паузы к массиву информации. 2 ил. Ф (ЛThe invention relates to computing and is an improvement of the device according to the author's certificate No. 1095395. The use of the invention in information transmission devices improves the accuracy of the transmission. The device contains encoding and decoding nodes. The coding node includes a subtractor, a binary modulator, an integrator, a synchronizer, three keys, and a meander decoder consisting of a shift register, n modulators two, the And element, and a driver. The decoding node includes a synchronizer, an integrator, a low-pass filter, a key, and a meander decoder, similar to the meander dejfrator of the encoding node. An introduction to the coding and decoding nodes of an additional key, a block of the falling edge and a source of constant voltage reduces the time required for the integrators to set up during the transition from pause to an array of information. 2 Il. F (L

Description

IN5IN5

СХ СОCX CO

ел  ate

14)14)

11281128

Изобретение относитс  к вычислительной технике, может быть использовано в системах передачи данных и  вл етс  усовершенствованием устройства по авт.св. № 1095395. The invention relates to computing, can be used in data transmission systems and is an improvement of the device according to the author. No. 1095395.

Цель изобретени  - повышение точности передачи.The purpose of the invention is to improve the accuracy of transmission.

На фиг.1 представлена функциональна  схема кодирующего узла устройства; на фиг.2 - функциональна  схема декодирующего узла устройства.Figure 1 shows the functional diagram of the coding node of the device; figure 2 - functional diagram of the decoding device node.

Устройство св зи с дельта - модул цией содержит кодирующий узел 1, включающий в себ  блок 2 вычитани , двоичный модул тор 3, интегратор 4, синхронизатор 3, ключи 6-8, дешифратор 9 меандра, регистр 10 сдвига, сумматоры 11 по модулю два, элемент И 12, формирователь 13, источник 14 посто нного напр жени , блок 15 выделени  заднего фронта и дополнительный ключ 16, и декодирующий узел 17, включающий в себ  синхронизатор 18, интегратор 19, фильтр 20 нижних частот, ключ 21, дешифратор 22 меандра, регистр 23 сдвига, сумматоры 24 по модулю два, элемент И 25, формирователь 26, источник 27 посто нного напр жени , блок 28 выделени  заднего фронта и дополните- льный ключ 29.The communication device with the delta modulation contains the coding node 1, which includes the subtraction unit 2, the binary modulator 3, the integrator 4, the synchronizer 3, the keys 6-8, the decoder 9 square wave, the shift register 10, adders 11 modulo two, element 12, shaper 13, constant voltage source 14, block of the falling edge 15 and additional key 16, and decoding node 17, including synchronizer 18, integrator 19, low-pass filter 20, key 21, decoder 22 meander, shift register 23, adders 24 modulo two, element I 25, driver 26, a constant voltage source 27, a trailing edge selection unit 28 and an additional key 29.

Двоичный модул тор 3 может представл ть собой триггер. В качестве синхронизатора 5 исполь зуетс  генератор импульсов с требуемой частотой повторени . Синхронизатор 18 может быть выполнен в виде генератора импульсов с внешней синхронизацией. ... Формирователи 13 и 26 выполнены на элементе И, один вход которого объединен со входом элемента НЕ, выход которого через элемент задержки соединен с другим входом элемента И. Врем  задержки элемента задержки определ ет длительность импульса формировател  .Binary modulator 3 may be a trigger. As the synchronizer 5, a pulse generator with the required repetition rate is used. The synchronizer 18 can be made in the form of a pulse generator with external synchronization. ... Shapters 13 and 26 are made on the element I, one input of which is combined with the input of the element NO, the output of which is connected to another input of the element I. through the delay element. The delay time of the delay element determines the pulse duration of the driver.

Блоки 15 и 28 вьщелени  заднего фронта могут быть выполнены на элементе И, входы которого соединены с выходами соответственно элемента НЕ и элемента задержки, входы которых объединены и  вл ютс  входом блока. Врем  задержки элемента задержки определ ет длительность импульса с выхода блока.Blocks 15 and 28 of the falling edge can be made on the element AND, the inputs of which are connected to the outputs of the element NOT and the element of delay, whose inputs are combined and are the input of the block. The delay time of the delay element determines the pulse duration from the output of the block.

Источники 14 и 27 посто нного напр жени  служат дл  задани  уровн , равного математическому ожиданиюConstant voltage sources 14 and 27 serve to set the level equal to the expectation

5252

передаваемого меж,цу двум  паузами сигнала.transmitted between, two signal pauses.

Устройство св зи с дельта-модул цией работает следующим образом.The delta modulation communication device operates as follows.

В кодирующем узле 1 входной сигнал через замкнутый ключ 7 поступает на блок 2 вычитани , где сравниваетс  с аппроксимирующим напр жением, поступающим с интегратора 4. Разностный сигнал поступает на двоичный модул тор 3, в котором в соответствии со знаком этого сигнала формируетс  последовательность пр моугольных импульсов , где импульсам соответствуют интервалы времени, в течение которых входной сигнал превышает аппроксимирующий сигнал, а паузам - интервалы времени, в течение которых входной сигнал меньше аппроксирующего . Последовательность пр моугольных импульсов,  вл ющихс  выходным сигналом кодирующего узла 1, поступает также на интегратор 4, где формируетс  аппроксимирующее напр жение , и на дешифратор 9 меандра. Когда передаетс  нулева  пауза между массивами информации, на выходе двоичного модул тора 3 будет последовательность пр моугольныхAt coding node 1, the input signal through a closed key 7 is fed to subtraction unit 2, where it is compared with the approximate voltage coming from integrator 4. A differential signal is fed to binary modulator 3, in which a sequence of rectangular pulses is formed according to the sign of this signal , where the pulses correspond to the time intervals during which the input signal exceeds the approximating signal, and the pauses - the time intervals during which the input signal is less than the approximating signal. The sequence of rectangular pulses, which are the output signal of the coding node 1, also goes to the integrator 4, where the approximating voltage is formed, and to the decoder 9 of the square wave. When a null pause between arrays of information is transmitted, the output of binary modulator 3 will be a sequence of rectangular

импульсов, представл ющих собой меандр . Если длина меандра равна или превышает п тактов, где п - число сумматоров 11 по модулю два в дешифраторе 9 меандра, то на выходе фор .мйровател 13 дешифратора 9 по вл етс  короткий импульс, которьй поступает на управл ющие входы ключей 6- 8. При этом ключ 7 размыкаетс , снима  входной сигнал со входа блока 2pulses, representing a meander. If the meander length equals or exceeds n clock ticks, where n is the number of adders 11 modulo two in the decoder of 9 meanders, then at the output of the trimmer 13 of the decoder 9 a short pulse appears, which goes to the control inputs of keys 6-8. this key 7 is disconnected, remove the input signal from the input of block 2

вычитани ,-а ключ 8 закорачивает этот вход. Одновременно ключ 6 обеспечивает равенство нулю напр жени  аппроксимации на выходе интегратора 4, закорачива  последний,subtract, -key 8 short-circuits this input. At the same time, the key 6 ensures that the approximation voltage at the output of the integrator 4 is equal to zero, the latter shorting,

По окончании импульса, вырабатываемого формирователем 13 дешифратора 9, на вход блока 2 вычитани  через ключ 7 подаетс  исходный сигнал, ключи 6 и 8 разрывают соответствующие цепиAt the end of the pulse produced by the shaper 13 of the decoder 9, the input signal is fed to the input of the subtraction unit 2 via the key 7, the keys 6 and 8 break the corresponding circuits

короткого замыкани  и на выходе двоичного модул тора 3 в соответствии с механизмом дельта-модул ции, формируетс  дельта-модулированный сигнал. Как только после передачи нулевой паузы начнет передаватьс  массив информации, на выходе двоичного модул тора 3 формируетс  последовательность , отлична  от меандра, и на входе блока 15 вьщелени  заднего фронshort circuit and at the output of the binary modulator 3 in accordance with the mechanism of delta modulation, a delta-modulated signal is generated. As soon as after the transmission of the zero pause, an array of information begins to be transmitted, at the output of the binary modulator 3 a sequence different from the meander is formed, and at the input of the block 15 in the back side of the rear edge

та по вл етс  перепад единица - ноль Из этого перепада блок 15 формирует короткий импульс, который открывает ключ 16, и источник 14 посто нного напр жени  подключаетс  к третьему входу интегратора .4. Интегратор 4 зар дитс  до уровн  математического ожидани  передаваемого сигнала.This difference appears as a unit — zero. From this differential, unit 15 forms a short pulse that opens key 16, and constant voltage source 14 is connected to the third input of the integrator .4. Integrator 4 is charged to the expectation level of the transmitted signal.

После окончани  импульса, вырабатываемого блоком 15, ключ 16 закрываетс  и на выходе двоичного модул тора 3 формируетс  дельта-модулиро- ванный сигнал в соответствии с механизмом дельта-модул ции.After the end of the pulse generated by the unit 15, the key 16 is closed and at the output of the binary modulator 3 a delta-modulated signal is formed in accordance with the delta modulation mechanism.

Работа кодирующего узла синхрони- зируетс  импульсами синхронизатора 5The operation of the coding node is synchronized by synchronizer pulses 5

В декодирующем узле 17 входной сигнал поступает на дешифратор 22 меандра, синхронизатор 18 и интегратор 19. В интеграторе 19 осуществл етс  интегрирование принимаемой последовательности импульсов. Выходное напр жение интегратора 19 подаетс  на фильтр 20 нижних частот, с выхода которого снимаетс  восстановлен- ньй сигнал, близкий по форме к исходному сигналу -на входе кодирующего узла 1. Синхронный режим работы передающей и приемной сторон обеспечиваетс  синхронизатором 18.In the decoding node 17, the input signal is fed to the decoder 22 of the meander, the synchronizer 18 and the integrator 19. In the integrator 19, the received pulse sequence is integrated. The output voltage of the integrator 19 is fed to a low-pass filter 20, the output of which removes the reconstructed signal, which is close in shape to the original signal at the input of the coding node 1. The synchronous operation mode of the transmitting and receiving sides is provided by the synchronizer 18.

Если входной сигнал представл ет собой меандр длительностью п и более тактов, то на первом выходе дешифратора 22 меандра по вл етс  короткий управл ющий импульс, который посту- пает на управл ющий вход ключа 21, закорчивающего выход интегратора 19. Тем самым на выходе.декодирующего узла 17 обеспечиваетс  нулевой сигнал .If the input signal is a square wave with a duration of n or more cycles, then a first control pulse appears at the first output of the decoder 22 of the meander, which is applied to the control input of the switch 21, which terminates the output of the integrator 19. Thus, the output of the decoding Node 17 provides a zero signal.

Как только после приема меандра на вход декодирующего узла 17 начнет поступать последовательность, отлична  от меандра, на втором выходеAs soon as after receiving the meander, a sequence other than the meander begins to arrive at the input of the decoding node 17, the second output

5five

10ten

2020

f5f5

30thirty

839754839754

дешифратора 22 меандра по витс  перепад единица - ноль. Из этого перепада блок 28 выделени  заднего фронта формирует короткий импульс, которы откроетс  ключ 29, и г:,;:;сд источника 27 посто нного напр жени  подключитс  к третьему входу интегратора 19. Интегратор 19 зар дитс  до уровн  математического ожидани  передаваемого сигналаdecoder 22 meander on the Wits differential unit - zero. From this differential, the falling edge separation unit 28 forms a short pulse that opens key 29, and d:;;:; sd of the constant voltage source 27 is connected to the third input of the integrator 19. The integrator 19 is charged to the expected value of the transmitted signal

После окончани  импульса с выхода блока 28 выделени  заднего фронта , ключ 29 закроетс  и декодирующий узел 17 будет работать в соот- ветст йии с механизмом дельта-модул ции .After the end of the pulse from the output of the trailing edge selection unit 28, the key 29 is closed and the decoding node 17 will operate in accordance with the delta modulation mechanism.

Таким образом, при переходе в передаче от пауз к массивам информации врем  установлени  сигнала на выходах интеграторов 4 и 19 в кодирующем и декодирующем узлах 1 и 17 будет существенно меньше, чем в известном устройстве, так как сигналы будут передаватьс  устройствам более точно.Thus, during the transition from transmission to information arrays, the signal establishment time at the outputs of the integrators 4 and 19 in the coding and decoding nodes 1 and 17 will be significantly less than in the known device, since the signals will be transmitted to the devices more accurately.

2525

Claims (1)

Формула изобретени Invention Formula Устройство св зи с дельта-модул цией по авт.св. № 1095395, отличающеес  тем, что, с целью повьшени  точности передачи-., в кодирующий и декодирующий узлы введены блок вьщелени  заднего фронта, источник посто нного напр жени  и дополнительный ключ, информационный вход которого подключен к ;зыходу источника посто нного напр жени , выход соединен с третьим входом интегратора , управл ющий вход дополнительного ключа соединен с выходом блока выделени  заднего фронта,вход которого подключен к выходу элемен та И дешифратора меандра.Device for communication with delta modulation according to auth.St. No. 1095395, characterized in that, in order to increase the transmission accuracy-., The coding and decoding nodes are inserted into a block of the falling edge, a constant voltage source and an additional key, the information input of which is connected to the output voltage of the constant voltage source, output connected to the third input of the integrator; the control input of the additional key is connected to the output of the block of the falling edge, the input of which is connected to the output of the ANDR decoder element of the meander. сриг.1srig.1
SU853887110A 1985-04-19 1985-04-19 Communication device with delta modulation SU1283975A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853887110A SU1283975A2 (en) 1985-04-19 1985-04-19 Communication device with delta modulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853887110A SU1283975A2 (en) 1985-04-19 1985-04-19 Communication device with delta modulation

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1095395 Addition

Publications (1)

Publication Number Publication Date
SU1283975A2 true SU1283975A2 (en) 1987-01-15

Family

ID=21174170

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853887110A SU1283975A2 (en) 1985-04-19 1985-04-19 Communication device with delta modulation

Country Status (1)

Country Link
SU (1) SU1283975A2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1095395, кл. Н ОЗ К 13/22, 28.02.83. *

Similar Documents

Publication Publication Date Title
EP0329798B1 (en) Formatter circuit
JPH09247087A (en) Optical transmission method of digital data
SU1283975A2 (en) Communication device with delta modulation
CA1092242A (en) Method and apparatus for digital data transmission in television receiver remote control systems
US4201884A (en) Digital data transmission system
SU696614A1 (en) Correlation detector
SU951679A1 (en) Duration-based pulse selector
SU1124363A1 (en) Device for transmitting two signals via single communication channel
SU1119184A1 (en) System for transmitting and receiving discrete information
SU1170626A1 (en) Electronic morse code switch
SU1367160A1 (en) Apparatus for signal transmission with periodic correctioln
SU902302A1 (en) Digital information receiving device
SU876073A3 (en) Information decoding device
SU866773A1 (en) Phase starting device
SU788411A1 (en) Phase correcting device
SU1256199A2 (en) Frequency divider with 3:1 countdown
SU1487193A2 (en) Coupling device with delta-modulation
SU758533A1 (en) Pulsed system for transmitting binary signals
SU978375A1 (en) Digital signal transmitting and receiving device
SU711695A1 (en) Communication system with adaprive delta-modulation
SU1469561A1 (en) Error simulator for binary communication channel
SU1288928A1 (en) Device for transmission of phase-shift keyed signal
SU866571A1 (en) Device for coding digital information of modifyied frequency modulation
JPH0265318A (en) Signal transmitter-receiver
SU604181A1 (en) Arrangement for simultaneous transmitting of analogue signal by delta-modulation technique and of binary signal of low-speed discrete information