Claims (1)
;о Изобретение относитс к электротехнике, а именно к схемам защиты электрических линий в случае недонустимых отклонений от нормальных рабочих параметров, в частности к устройствам защиты от аварий при нарушении одной из фаз трехфазного напр жени . Цель изобретени - повышение надежности путем увеличени ресурса работы и помехоустойчивости. На чертеже приведена схема устройства контрол обрыва фаз трехфазной сети. Устройство контрол обрыва фаз трехфазной сети содержит формирователь 1 пр моугольных импульсов, инверсный вход которого подключен к первому резистору 2 и второму резистору 3 делител . Резистор 2 делител соединен с плюсом трехфазного выпр мител 4. Делитель формировани опорного напр жени содержит резистор 5 и резистор 6, средн точка которого соединена с пр мым входом формировател 1 пр моугольных импульсов, выход которого соединен с первым нагрузочным сопротивлением 7 и вторым нагрузочным сопротивлением 8, соединенным с анодом разделительного диода 9, катод которого соединен с конденсатором 10 третьим нагрузочным сопротивлением 11, с инверсным входом триггера Шмидта 12. Пр мой вход триггера Шмидта 12 соединен со средней точкой делител формировани эталонного напр жени , содержащего первый 13 и второй 14 резисторы. Резистор 15 петли обратной св зи соединен с четвертым нагрузочным сопротивлением 16, выходом триггера Шмидта 12 и входом первого логического элемента ИНЕ 17. Первый делитель 18 частоты, второй делитель 19 частоты, второй логический элемент И-НЕ 20 и третий логический элемент И-НЕ 21 управл ют состо нием исполн ющего триггера 22, инверсный выход которого соединен с входом четвертого логического элемента И-НЕ 23, выход которого подключен к реагирующему органу 24 и щестому нагрузочному сопротивлению 25. Устройство работает следующим образом . При наличии трех фаз питающего напр жени на выходе трехфазного выпр мител 4 имеетс выпр мленное напр жение. При этом формирователь 1 пр моугольных импульсов находитс в статическом состо нии за счет наличи на его инверсном входе посто нной составл ющей выпр мленного напр жени , превыщающего опорное напр жение на пр мом входе. Данное обсто тельство определ ет формирование триггером Шмидта 12 логической единицы по входу первого логического элемента И-НЕ 17, что равнозначно принудительной установке начального состо ни по R-входам первого делител 18 частоты, второго делител 19 частоты и исполн ющего триггера 22. ТаКИМ образом, на выходе исполн ющего триггера 22 устанавливаетс логическа «1, а На выходе четвертого логического элемента И-НЕ 23 - логический О, что определ ет обесточивание реагирующего органа 24. При обрыве одной из фаз, например, фазы В, посто нна составл юща тока снижаетс до нул . Ток через резисторы 2 и 3 делител также снижаетс до нул и в мо .менты равенства напр жений на пр мом и инверсном входах формировател 1 формируютс пр моугольные импульсы. Начинаетс зар д конденсатора 10 через сопротивление 8. При этом посто нна зар да емкости рассчитана таким образом, что до момента формировани заднего фронта импульса конденсатор зар жаетс до половины амплитудного значени напр жени импульса с тем, чтобы обеспечить зар д емкости до амплитудного значени напр жени при формировании второго импульса. Цепь разр да емкости обеспечивает посто нную разр да много больще посто нной зар да. При уравнивании напр жений на конденсаторе и эталонного напр жени на входах триггера Шмидта 12 на выходе первого логического элемента И-НЕ 17 формируетс логическа «1, что обеспечивает рабочий режим первого 18, второго 19 делителей частоты и исполн ющего триггера 22. Таким образом, исключаетс возможность ложного срабатывани защиты. Второй логический элемент И-НЕ 20 формирует напр жение управлени исполн ющему триггеру 22 в момент формировани третьего по счету импульса формировател с момента обеспечени рабочего режима первого 18, второго 19 делителей частоты и исполн ющего триггера 22 первым логическим элементом И-НЕ 17, что также исключает возможность ложного отключени , например от напр жени помех. Третий логический элемент И-НЕ 21 инвертирует управл ющее напр жение второго логического элемента И-НЕ 20 и на счетный вход исполн ющего триггера 22 поступает логическа «1. Триггер 22 мен ет свое состо ние, обеспечива включение реагирующего органа до тех пор, пока первый логический элемент И-НЕ 17 не сформирует логический «О, т. е. не будет устранена неисправность. Таким образом , использование предлагаемого устройства значительно повыщает надежность контрол обрыва фаз. Основное техническое преимущество предлагаемого устройства по сравнению с известным заключаетс в устранении возможности по влени на корпусе аппаратуры высокого напр жени питающей сети при коротком замыкании обмотки управлени реагирующего органа, что обеспечивает безопасность обслуживани , а также представл етс возможность применени в качестве реагирующих органов низковольтных элементов, что значительно улучшает весогабаритные показатели устройства и увеличивает ресурс. За счет обеспечени включени реагирующего органа работы только на врем аварии повышен КПД, а также повышен показатель надежности устройства, так как реагирующие органы типа реле и контакторов имеют ограниченный ресурс работы. Формула изобретени Устройство дл защиты трехфазной сети от обрыва фазы, содержащее трехфазный однополупериодный выпр митель, подключенный к фазам сети, реагирующий орган, подключенный к выходу выпр мител , исполнительный орган, резисторы и разделительный диод, отличающеес тем, что, с целью повышени надежности путем увеличени ресурса работы и помехоустойчивости, оно дополнительно снабжено формирователем пр моугольных импульсов, конденсатором , делителем формировани опорного напр жени , четырьм нагрузочными резисторами , триггером Шмидта, делителем формировани эталонного напр жени , резистором петли обратной св зи, первым, вторым, третьим и четвертым логическими элементами И-НЕ, первым и вторым триггерами-делител ми частоты и исполн ющим триггером, причем инверсный вход формировател пр моугольных импульсов подключен к средней точке делител формировани опорного папр жени , первый резистор которого соединен с плюсом трехфазного ОлЧнополупериодного выпр мител , а второй резистор - с общей щиной питани , пр мой вход формировател пр моугольных импульсов подключен к средней точке делител формировани опорного напр жени , первый резистор которого подключен к щине питани схемы, а второй резистор соединен с общей шиной питани , выход формировател пр моугольных импульсов соединен с первым выводом первого нагрузочного резистора, второй вывод которого подключен к шине питани схемы, и с первым выводом второго нагрузочного резистора, второй вывод которого соединен с анодом разделительного диода. катод которого соединен с первым выводом конденсатора, второй вывод которого подключен к общей шине питани , и с инверсным входом триггера Шмидта, пр мой вход которого соединен со средней точкой делител формировани эталонного напр жени , первый резистор которого соединен с общей шиной питани , а второй резистор ггодключен к щине питани схемы, и с первым выводом резистора петли обратной св зи, второй вывод которого соединен с выходом триггера Шмидта, с первым выводом четвертого нагрузочного резистора, второй вывод которого подключен к шипе питани схемы, и с входом первого логического элемента И-НЕ, выход которого соединен с установочным R-входом первого триггераделител частоты, счетный С-вход которого подключен к выходу формировател пр моугольных импульсов, D-вход первого триггера-делител частоты соединен с инверсным выходом первого триггера-делител частоты , со счетным С-входом второго триггераделител частоты, D-вход которого подключен к его инверсному выходу и к первому входу второго логического элемента И-НЁ, и с вторым входом второго логического элемента И-НЕ, третий вход которого подключен к выходу формировател пр моугольных импульсов, а выход второго логического элемента И-НЕ соединен с входом третьего логического элемента И-НЕ, выход которого подключен к счетному С-входу исполн ющего триггера, D- и S-входы которого соединены с S-входами первого и второго триггеров-делителей частоты и через п тый нагрузочный резистор - с напр жением питани схемы, R-вход исполн ющего триггера соединен с R-входом второго триггера-делител частоты и подключен к выходу первого логического элемента И-НЕ, а инверсный выход исполн ющего триггера соединен с входом четвертого логического элемента И-НЕ, выход которого соединен с первым выводом реагирующего органа, второй вывод которого соединен с общей шиной питани , и через шестой нагрузочный резистор подключен к напр жению питани схемы.o The invention relates to electrical engineering, in particular, to schemes for protecting electrical lines in the event of inadmissible deviations from normal operating parameters, in particular, to protection devices against accidents in the event of a failure of one of the phases of a three-phase voltage. The purpose of the invention is to increase reliability by increasing the service life and noise immunity. The drawing shows a diagram of the control device of the phase failure of a three-phase network. A device for monitoring the phase failure of a three-phase network contains a shaper 1 of rectangular pulses, the inverse input of which is connected to the first resistor 2 and the second resistor 3 of the divider. The resistor 2 of the divider is connected to the plus of the three-phase rectifier 4. The divider of the formation of the reference voltage contains a resistor 5 and a resistor 6, the midpoint of which is connected to the direct input of the square pulse shaper 1, the output of which is connected to the first load resistance 7 and the second load resistance 8 connected to the anode of the separation diode 9, the cathode of which is connected to the capacitor 10 by the third load resistance 11, with the inverse input of the Schmidt trigger 12. The direct input of the Schmidt trigger 12 is connected to the center It point divider generating a reference voltage comprising a first 13 and second 14 resistors. The feedback loop resistor 15 is connected to the fourth load resistance 16, the Schmidt trigger output 12 and the input of the first IEE 17 logic element. The first frequency divider 18, the second frequency divider 19, the second NAND logic 20 and the third NAND 21 logic element control of the state of the execution trigger 22, the inverse output of which is connected to the input of the fourth AND-NE logic element 23, the output of which is connected to the reacting body 24 and the load resistor 25. The device operates as follows. If there are three phases of supply voltage at the output of the three-phase rectifier 4, there is a rectified voltage. In this case, the square pulse shaper 1 is in a static state due to the presence of a constant component at its inverse input of a rectified voltage that exceeds the reference voltage at the forward input. This circumstance determines the formation of Schmidt trigger 12 logical units of the input of the first logical element AND-NOT 17, which is equivalent to forcing the initial state on the R-inputs of the first frequency divider 18, the second frequency divider 19 and the trigger trigger 22. In this way, The output of the actuating trigger 22 is set to logical "1, and the output of the fourth logical element IS-NOT 23 is a logical O, which determines the de-energization of the reacting body 24. When one of the phases breaks, for example, phase B, constant Tavlya guide current is reduced to zero. The current through the resistors 2 and 3 of the divider also decreases to zero, and in the equal voltage generators, rectangular pulses are formed at the direct and inverse inputs of the shaper 1. The capacitor 10 begins to charge through the resistance 8. In this case, the constant charge of the capacitance is calculated in such a way that before the formation of the back edge of the pulse the capacitor charges to half the peak value of the pulse voltage in order to provide the charge of the capacitance to the peak value of the voltage during the formation of the second pulse. The capacitance discharge circuit provides a constant discharge and much more constant charge. When equalizing the voltages at the capacitor and the reference voltage at the inputs of the Schmidt trigger 12, the logical "1" is generated at the output of the first logical element IS-NOT 17, which ensures the operating mode of the first 18, second 19 frequency dividers and the execution trigger 22. Thus, the possibility of false positives protection. The second logical element AND-NOT 20 forms the control voltage of the execution trigger 22 at the time of forming the third pulse generator from the moment the operating mode of the first 18, second 19 frequency dividers and the execution trigger 22 is provided by the first AND-NAND 17, which also eliminates the possibility of false disconnection, for example, from interference voltage. The third NAND gate 21 inverts the control voltage of the second NAND gate 20 and the logical input 1 is fed to the counting input of the executing trigger 22. The trigger 22 changes its state, ensuring that the reactive body is turned on until the first NAND 17 logic element generates a logical " O, i.e., the fault is not repaired. Thus, the use of the proposed device significantly increases the reliability of the control phase failure. The main technical advantage of the proposed device in comparison with the known one is the elimination of the possibility of high voltage equipment on the body of the supply mains during a short circuit of the control winding of the reacting body, which ensures the safety of the service, and also presents the possibility of using low voltage elements as reacting bodies. significantly improves the weight and dimensions of the device and increases the resource. By ensuring that the reactive body is switched on only for the time of the accident, the efficiency is increased, and also the reliability index of the device is increased, since the response organs of the relay and contactors type have a limited service life. A device for protection of a three-phase network against a phase failure, containing a three-phase single-half-rectifier connected to the phases of the network, a reacting element connected to the output of the rectifier, an actuator, resistors and a separation diode, characterized in that, in order to increase reliability by increasing service life and noise immunity, it is additionally equipped with a square pulse shaper, a capacitor, a reference voltage shaping divider, four load resistors, mp igger Schmidt, a reference voltage shaping divider, a feedback loop resistor, first AND second NAND logic elements, the first and second triggers of the frequency dividers, and a trigger trigger, the inverse input of the square pulse generator connected to the midpoint of the divider of the reference cable, the first resistor of which is connected to the plus of the three-phase full-frequency rectifier, and the second resistor to the total power supply, the direct input of the rectangle to them The pulses are connected to the midpoint of the divider formation of the reference voltage, the first resistor of which is connected to the power bus of the circuit, and the second resistor is connected to the common power bus, the output of the square pulse former is connected to the first output of the first load resistor, the second terminal of which is connected to the power bus of the circuit , and with the first output of the second load resistor, the second output of which is connected to the anode of the separation diode. the cathode of which is connected to the first terminal of the capacitor, the second terminal of which is connected to the common power bus, and to the inverse input of the Schmidt trigger, the direct input of which is connected to the midpoint of the divider forming the reference voltage, the first resistor of which is connected to the common power bus, and the second resistor is connected to the power supply circuit, and with the first output of the feedback loop resistor, the second output of which is connected to the output of the Schmidt trigger, with the first output of the fourth load resistor, the second output of which is connected It is connected to the power supply spike of the circuit, and with the input of the first logical element NAND, the output of which is connected to the installation R input of the first frequency separator, the counting C input of which is connected to the output of the square pulse former, the D input of the first trigger frequency divider is connected with the inverse output of the first trigger-frequency divider, with the counting C-input of the second frequency trigger, the D-input of which is connected to its inverse output and to the first input of the second logical element AND-HHO, and with the second input of the second logical element This is AND-NOT, the third input of which is connected to the output of a square pulse shaper, and the output of the second logical element AND-NOT is connected to the input of the third logical element AND-NOT, the output of which is connected to the counting C-input of the execution trigger, D- and S - inputs of which are connected to the S-inputs of the first and second trigger frequency dividers and, via the fifth load resistor, with the circuit supply voltage, the R input of the execution trigger connected to the R-input of the second trigger frequency divider and connected to the output of the first logic element and- NOT, and the inverse output of the executive trigger is connected to the input of the fourth NAND logic element, the output of which is connected to the first output of the reacting organ, the second output of which is connected to the common power bus, and through the sixth load resistor is connected to the supply voltage of the circuit.