SU1275484A1 - Устройство дл интегрировани знакопеременных сигналов с запоминанием промежуточных значений - Google Patents
Устройство дл интегрировани знакопеременных сигналов с запоминанием промежуточных значений Download PDFInfo
- Publication number
- SU1275484A1 SU1275484A1 SU853933914A SU3933914A SU1275484A1 SU 1275484 A1 SU1275484 A1 SU 1275484A1 SU 853933914 A SU853933914 A SU 853933914A SU 3933914 A SU3933914 A SU 3933914A SU 1275484 A1 SU1275484 A1 SU 1275484A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- diode
- input
- operational amplifier
- integrating
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract 16
- 230000010354 integration Effects 0.000 claims abstract 3
- 238000010276 construction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 claims 1
Landscapes
- Amplifiers (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в системах импульсно-фазового управлени . Цель .изобретени - расширение области использовани за счет раздельного интегрировани положительных и отрицательных сигналов. Устройство содержит операционный усилитель, вход которого через масштабный резистор соединен с входом устройства, диодный мост, в одну диагональ которого включен ключ, а друга диагональ включена между инвертирующим входом и выходом операционного усилител , интегрирующие конденсаторы, первые обкладки которых соединены с выходом операционного усилител , а вторые обкладки подключены к входам фюча. Устройство позвол ет получить точное о и раздельное интегрирование знакопеременных сигналов, при этом возмож (Л нбсть Самосто тельного сброса интегс рируемого значени позвол ет использовать устройство в системах автоматического регулировани . 1 ил.
Description
сд
о;;.
Claims (3)
- 00 Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах импульс но-фазового управлени . Целью изобретени вл етс расширение области использовани за счет раздельного интегрировани положительных и отрицательных сигналов, а также обеспечение автоматического сброса интегратора. На чертеже представлена функциональна схема устройства дл интег- рировани знакопеременных сигналов с запоминанием промежуточных значений . Устройство содержит операционный усилитель 1, первый и второй интегрирующие конденсаторы 2 и 3, диоды 4-7, образующие диодный мост, в одну диагональ которого включен ключ 8, а друга диагональ включена между выходом и инвертирующим входом опера ционного усилител 1, масштабный резистор 9, подключенный к инвертирую щему входу операционного усилител 1, неинвертирующий вход которого сое динен с шиной нулевого потенциала. Инвертирующий вход операционного усилител 1 через масштабный резистор 9 соединен с входом устройства и непосредственно подключен к катоду даода 4 и аноду диода 5. Анод диода 4 и катод диода 5 через интегрирующие конденсаторы 2 и 3 соответственно соединены с выходом операционного усилител 1 . Параллель но конденсаторам 2 и 3 подключены диоды 7 и 6 соответственно, соединен , ные между собой ключом 8, перйый вхо которого соединен с анодом диода 7, а второй вход - с (Катодом диода 6. Управл ющий вход ключа 8 соединен с эходом сброса устройства. Устройство работает следующим образом . При поступлении входного положительного сигнала на инвертирующий вход операционного усилител 1 электрический ток через диод 5 зар жает конденсатор 3 напр жением указанной пол рности. При этом ток не проходит через диод 4, и, конденсатор 2 не зар жаетс . , При отрицательных импульсах напр жение на конденсаторе 3 запоминаетс и не измен етс . При этом ток через диод 4 зар жает конденсатор 2. При последующих импульсах напр жение зар да соответствующих конденсаторов увеличиваетс в зависимости от величины и пол рности измер емых входных сигналов. Независимо от пол рности входных сигналов диоды 6 и 7 заперты и на работу устройства не вли ют. . При положительном напр жении на входе операционного усилител 1 на его выходе напр жение зар да конденсатора 3, а при отрицательном - напр жение зар да конденсатора
- 2. Дл осуществлени сброса интегрируемого значени напр жени предусмотрены ключ 8, управл емый с входа сброса устройства, и диоды 6 и 7. Сброс может осзпдествл тьс в зависимости от необходимости либо через равные промежутки времени, либо при достижении на выходе интегратора определенного значени , либо вручную оператором. При поступлении сигнала сброса на управл ющий вход ключа 8 происходит разр д конденсаторов 2 и 3. Конденсаторов 2 и
- 3. Конденсатор 2 разр жаетс через диод 6 и ключ 8. кондеисатор 3 - через диод 7 и ключ8. Такое построение схемы позвол ет получить точное одновременное интегрирование последовательностей знакопеременных импульсов чередующихс пол рностей , запомнить текущее значение интеграла разнопол рных сигналов. Кроме того, возможность самосто тельного сброса интегрируемого значени позвол ет использовать устройство в системах автоматического регулировани . Формула изобретени Устройство дл интегрировани знакопеременных сигналов с запоминанием промежуточных значений, содержащее операционный усилитель, инвертирующий вход которого через масштабный резистор соединен с входом устройства , а неинвертирующий вход подключен к шине нулевого потенциала, диодный мост, вершины которого, вл ющиес общими выводами разноименных электродов диодов, подключены соответственно к инвертирующему входу и выходу операционного усилител , вл кщемус выходом устройства, а одна из вершин диодного моста, вп юща с общим выводом одноименных электродов диодов диодного моста, соединена с первой обкладкой первог интегрирующего конденсатора, отличающеес тем, что, с целью расширени области использова ни за счет раздельного интегрирова ни положительных и отрицательных сигналов, а также обеспечени автоматического сброса интегратора, в него введены второй интегрирующий конденсатор и ключ, включенный между дом 844 вершинами диодного- моста, вл ющимис общими выводами одноименньпс электродов диодов, перва обкЛа цка второго интегрирукмцего конденсатора соединена с другой вершиной диодного моста , вл ющейс общим вьшодом одноименных электродов диодов, вторые обкладки первого и второго интегрирующих конденсаторов подключены к выходу операционного усилител , а управл ющий вход ключа вл етс вхо сброса устройства.447м
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853933914A SU1275484A1 (ru) | 1985-07-24 | 1985-07-24 | Устройство дл интегрировани знакопеременных сигналов с запоминанием промежуточных значений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853933914A SU1275484A1 (ru) | 1985-07-24 | 1985-07-24 | Устройство дл интегрировани знакопеременных сигналов с запоминанием промежуточных значений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1275484A1 true SU1275484A1 (ru) | 1986-12-07 |
Family
ID=21190709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853933914A SU1275484A1 (ru) | 1985-07-24 | 1985-07-24 | Устройство дл интегрировани знакопеременных сигналов с запоминанием промежуточных значений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1275484A1 (ru) |
-
1985
- 1985-07-24 SU SU853933914A patent/SU1275484A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1013979, кл. G 06 G 7/186, 1983. Авторское свидетельство СССР № 363988, .кл. G 06 G 7/186, 1971. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1275484A1 (ru) | Устройство дл интегрировани знакопеременных сигналов с запоминанием промежуточных значений | |
US4558301A (en) | Voltage-to-frequency and analog-to-digital converter circuit | |
JPH05180944A (ja) | 放射線測定装置 | |
JPS625664Y2 (ru) | ||
JPH079459B2 (ja) | 荷電粒子線線量計 | |
SU752364A1 (ru) | Множительно-делительное устройство | |
US4192009A (en) | Coulometric device for performing time integration | |
SU525030A1 (ru) | Частотомер | |
SU900217A1 (ru) | Цифровой измеритель сопротивлени | |
SU1689763A1 (ru) | Датчик излучени | |
SU1205060A1 (ru) | Способ определени входного сопротивлени усилител зар да и устройство дл его осуществлени | |
SU1180802A1 (ru) | Суммирующий пиковый детектор | |
SU1229859A1 (ru) | Устройство дл автоматического контрол @ гальванически св занных аккумул торов | |
SU1323985A1 (ru) | Цифровой измеритель коэффициента передачи четырехполюсника | |
SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
US7224193B2 (en) | Current-voltage conversion circuit | |
SU951405A1 (ru) | Аналоговое запоминающее устройство | |
SU849083A2 (ru) | Пиковый детектор | |
SU757994A1 (ru) | УСТРОЙСТВО ИЗМЕРЕНИЯ ПАРАМЕТРОВ ОДНОКРАТНЫХ УДАРНЫХ ИМПУЛЬСОВ,.„757994(51)М. Кл.1 * 3 С 01 К 19/04(53) УДК | |
SU1149169A2 (ru) | Способ определени переходного восстанавливающего напр жени | |
SU1192140A1 (ru) | Функциональный преобразователь напр жени в частоту | |
SU391723A1 (ru) | Преобразователь частоты в постоянный ток | |
SU1172017A1 (ru) | Емкостно-электронный преобразователь перемещени в частоту | |
SU935825A1 (ru) | Измеритель добротности катушек индуктивности | |
SU1196906A1 (ru) | Интегратор |