SU1274135A1 - Устройство дл выделени одиночного импульса - Google Patents
Устройство дл выделени одиночного импульса Download PDFInfo
- Publication number
- SU1274135A1 SU1274135A1 SU853921997A SU3921997A SU1274135A1 SU 1274135 A1 SU1274135 A1 SU 1274135A1 SU 853921997 A SU853921997 A SU 853921997A SU 3921997 A SU3921997 A SU 3921997A SU 1274135 A1 SU1274135 A1 SU 1274135A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- bus
- trigger
- output
- level
- Prior art date
Links
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычисi 5 лительной техники. Цель изобретени расширение функциональных возможностей . Дл достижени этой цели в устройство введены два элемента ИСКЛЮ 1АЮЦЕЕ ИЛИ 3 и 4. Кроме того, устройство содержит два D-триггера 1 и 2. Введение указанных элементов с соответствующими функциональными св з ми позвол ет повысить функциональ ные возможности устройства. Причем устройство обеспечивает вьщеление одиночного импульса в зависимости от состо ни шины выбора режима, единичного или нулевого полупериода тактовой последовательности. 1 ил. (Л С С)5 м to D С yD - С 4: ро О1 0 В 1 фut.f
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и .вычислительной техники.
Цель изобретени - расширение функциональных возможностей путем выделени п зависимости от состо ни Ш1-ШЫ выбора режима, единичного или нулевого полупериода тактовой последовательности .
На фиг. 1 показана электрическа функциональна схема устройству; на фиг. 2 - временные диаграммы, по сн кйцие его работу.
Устройство дл выделени одиночного импульса содержит два триггера 1 и 2, каждый из которых D-типа, два элемента 3 и 4 ИСКЛЮЧАЩЕЕ ИЛИ, первый вход первого из которых соединен с шиной 5 выбора режима, вто-рой вход - с выходной Ш1шой 6 и пр мым выходом первого триггера 1, выход - с первым входом второго элемента 4 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вхо которого соединен с шиной 7 тактовых импульсов, выход - с С-входом первого триггера 1, D-вход которого соеди нен с пр мым выходом второго триггера , С-вход которого соединен с шиной 8 управлени , D- и R-входы - с инверсным выходом первого триггера 1, R-вход которого соединен с шиной 9 блокировки. Устройство работает следующим образом. Пусть на шине 5 присутствует уровень логического нул (фиг.2в). На второй вход первого элемента 3 с пр мого выхода триггера 1 поступает уровень логического нул (фиг. 2д). На выходе элемента 3 присутствует уровень логического нул (фиг,2е). Пол рность тактовых импульсов, поступающих на С-вход триггера 1 с выхода элемента 4 (фиг.2ж), совпадает с пол рностью импульсов на шине 7 (фиг. 2а). По положительному перепа ду сигнала управлени , поступающего с шины 8 (фиг. 2б), триггер 2 устанавливаетс в единичное состо ние (фиг.2г) и на D-входе триггера 1 по вл етс уровень логической единицы (фиг. 2г). По положительному перепаду первого после этого такто; вого импульса триггер 1 устанавливаетс в единичное состо ние (фиг. 2д). Уровень логического нул , по вившийс на инверсном выходе тригге
ра 1, поступает на R-вход,триггера 2 и установит его в нулевое состо ние (фиг. 2г).На D-входе триггера 1 устанавливаетс уровень логического
нул . Уровень логической единицы, поступивший с пр мого выхода триггера 1 на второй вход элемента ,3, вызывает по вление на его выходе уровн логической единицы (фиг. 2е).
Пол рность тактовых импульсов, поступающих с шины 7 через элемент 4 на С-вход триггера 1, измен етс на обратную (фиг. 2ж).По отрицательному перепаду первого тактового импульса
(фиг. 2а) триггер 1 устанавливаетс в нулевое состо ние. На втором входе элемента 3 снова по вл етс уровень .логического нул и схема возвращаетс в исходное состо ние.
Таким обра.зом, на шине 6 формируетс импульс,соответствующий положительному импульсу входной тактовой последовательности (фиг. 2д).
Пусть теперь на шине 5 присутствует уровень логической единицы ( фиг. 2в). При этом на выходе элемента 3 по вл етс уровень логической единицы (фиг. 2е). Пол рность тактовых импульсов, поступающих на С-вход триггера 1 (фиг. 2ж), измен етс на обратную по сравнению с пол рностью на шине 7 (фиг. 2а). Положительным перепадом сигнала на шине 8 (фиг. 26) триггер 2 устанавливаетс в единичное состо ние (фиг. 2г). По первому вслед за этим отрицательному перепаду тактовых импульсов (фиг. 2а) в единичное состо ние устанавливаетс триггер 1 (фиг. 2д). На второй вход элемента 3 поступает уровень ло1-ической единицы, на выходе этого элемента устанавливаетс уровень логического нул (фиг. 2е). Пол рность тактовых импульсов на выходе элемента 4 измен етс на обратную (фиг. 2ж). Нулевой уровень, поступивший с инверсного выхода триггера 1 на R-вход триггера 2, устанавливает последний в нулевое состо ние (фиг. 2г). По положительному перепаду тактового импульса с . шины 7первьп1 триггер I устанавливаетс 8нулевое состо ние (фиг. 2д), на второй вход элемента 3 поступает уровень логического нул (фиг. 2д) и схема возвращаетс в исходное состо ние . На шине 6 сформируетс им312741
пульс, соответствующий нулевому полупериоду входной тактовой последовательности (фиг. 2д).
Claims (1)
- Формула изобретени .Устройство дл выделени одиночного импульса, содержащее два триггера , каждый из которых D-типа, Dвход первого из которых соединен Q с пр мым выходом второго триггера, С-вход которого соединен с шиной управлени , шину тактовых импульсов и выходную шину,отличающ е е с тем, что, с целью расши54рени функциональных возможностей, в него введены шина выбора режима, шииа блокировки, два злемента ИСКЛЮ ШЯЦЕЕ 1ШИ, первый вход первого из которых соед1шен с шиной выбора режима , второй вход - с выходной шиной и с пр мым выходом первого триггера, выход - с первым входом второго элемента НСКПКНАКЩЕ ИЛИ, второй вход которого соединен с шиной тактовых импульсов, выход -.с G-входом первого триггера, R-вход которого .соединен с шиной блокировки, инверсный . выход - с R- и D-входами второго триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853921997A SU1274135A1 (ru) | 1985-07-01 | 1985-07-01 | Устройство дл выделени одиночного импульса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853921997A SU1274135A1 (ru) | 1985-07-01 | 1985-07-01 | Устройство дл выделени одиночного импульса |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1274135A1 true SU1274135A1 (ru) | 1986-11-30 |
Family
ID=21186653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853921997A SU1274135A1 (ru) | 1985-07-01 | 1985-07-01 | Устройство дл выделени одиночного импульса |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1274135A1 (ru) |
-
1985
- 1985-07-01 SU SU853921997A patent/SU1274135A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1274135A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1238216A1 (ru) | Синхронный детектор изменений входного сигнала | |
SU1651374A1 (ru) | Синхронный делитель частоты | |
SU1293834A1 (ru) | Устройство дл выделени одиночного импульса из серии | |
SU1058072A2 (ru) | Делитель частоты следовани импульсов | |
SU1288928A1 (ru) | Устройство дл передачи фазоманипулированного сигнала | |
SU1415432A1 (ru) | Троичное счетное устройство | |
SU1670768A1 (ru) | Фазовый дискриминатор | |
SU1243128A1 (ru) | Делитель частоты следовани импульсов | |
SU1256176A1 (ru) | Фазовый синхронизатор | |
SU1338061A1 (ru) | Синхронный делитель частоты на 10 | |
SU1238233A1 (ru) | Управл емый делитель частоты | |
SU1363432A1 (ru) | Частотно-фазовый дискриминатор | |
SU1531185A1 (ru) | Устройство синхронизации импульсов | |
SU1354414A1 (ru) | Делитель частоты на три | |
SU1298909A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1406785A1 (ru) | Синхронный делитель частоты | |
SU1213540A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU1248063A1 (ru) | Счетчик импульсов с числом состо ни 2 @ -1 | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU1411950A1 (ru) | Формирователь импульсов | |
SU1714802A1 (ru) | Распределитель | |
SU1378055A1 (ru) | Синхронный делитель частоты на 9 | |
SU1425608A1 (ru) | Устройство дл выделени сигналов реверса | |
SU1185644A1 (ru) | Устройство дл обнаружени ошибок |