SU1272511A2

SU1272511A2 - Селектор дл импульсных асинхронных систем св зи

Info

Publication number: SU1272511A2
Application number: SU853870836A
Authority: SU
Inventors: Равшан Латипович Пулатов
Priority date: 1985-03-12
Filing date: 1985-03-12
Publication date: 1986-11-23

Abstract

Изобретение касаетс передачи сигналов. Цель изобретени - повышение помехоустойчивости устройства. Селектор содержит пороговый элемент 1, блок 3 задержки, элемент 4 совпадени , линию 6 з цержки, интегратор 5 и фантострон 7. Введение потен.циальной схемы 8 совпадени , пикового детектора 10 и образование новых св зей между элементами устройства позвол ет при заданной помехозащищенности принимаемого сигнала уменьшить мощность передатчика на 20%. 2 ил.

Description

Изобретение относится к области передачи сигналов, а именно к селекторам для импульсных асинхронных систем связи и является усовершенствованием изобретения по авт.св. № 439929.

Цель изобретения - повышение помехоустойчивости .

На фиг. 1 приведена функциональная структурная схема селектора; на фиг. 2 - временные диаграммы его работы.

Селектор для импульсных асинхронных систем связи содержит пороговый элемент 1, вход которого соединен с входной шиной 2 устройства, а выход с входом блока 3 задержки, выводы которого расположены в соответствии с кодом адреса и соединены с соответствующими входами элемента 4 совпадения. Выход элемента совпадения соединен с первым входом интегратора 5 и через линию 6 задержки - с входом фантастрона -7· Выход фантастрона 7 соединен с вторым входом интегратора 5, управляющим входом потенциального элемента 8 совпадения и выходной шиной 9 устройства. Выход интегратора 5 соединен с управляющим входом фантастрона 7 и входом потенциального элемента 8 совпадения, выход которого соединен с входом.пикорого детектора 10, выход которого соединен с управляющим входом порогового элемента 1.

Устройство работает следующим образом.

Поступающий на входную шину 2 импульс сравнивается в пороговом элементе 1 с текущим значением порогового напряжения U_n (фиг. 2 а), при этом на выходе порогового элемента 1 формируется нормированный по амплитуде импульс (фиг. 2 б), который, переходя через блок 3 задержки и элемент совпадения, преобразуется в импульс, представленный нафиг. 2 в, в соответствии с кодом адреса блока 3 задержки. Фронтом импульса с выхода элемента 4 совпадения запускается интегратор 5, на выходе которого формируется напряжение (фиг. 2 г)_и

1 пропорциональное длительности этого импульса. Фронтом этого же импульса (фиг. 2 в), но прошедшего через линию 6 задержки ( 'ΐ_ΙίΆ ), производится запуск фантастрона 7, формирующего импульс, длительность которого (~φ) определяется напряжением на управляющем входе и равна половине длительности импульса на выходе элемента 4 совпадения, что обеспечивает постоянство временного интервала между срезом выходного импульса (фиг. 2 е) и импульсом, поступающим на входную шину 2 устройства.

Импульс с выхода фантастрона 7 поступает на вход потенциального элемента 8 совпадения и на второй вход интегратора 5, разряжая его. С выхода потенциального элемента 8 совпадения импульс с амплитудой, равной напряжению на выходе интегратора перед разрядом, поступает на пиковый детектор 10, в котором производится корректировка выходного напряжения, поступающего на управляющий вход порогового элемента 1 (фиг. 2 д). Пороговое напряжение, устанавливаемое при этом в пороговом элементе 1, пропорционально напряжению на’ управляющем входе.

Таким образом, с увеличением амплитуды входных импульсов растет пороговое напряжение элемента 1 и наоборот, что обеспечивает высокую помехозащищенность устройства.

Claims

К) t Изобретение относитс к области передачи сигналов, а именно к селекторам дл импульсных асинхронных систем св зи и вл етс усовершенствованием изобретени по авт.св. № 439929. Цель изобретени - повышение помехоустойчивости . На фиг. 1 приведена функциональна структурна схема селектора; на фиг. 2 - временные диаграммы его работы. Селектор дл импульсных асинхронных систем св зи содержит пороговый элемент 1, вход которого соединен с входной шиной 2 устройства, а выход с входом блока 3 задержки, выводы которого расположены в соответствии с кодом адреса и соединены с соответствующими входами элемента 4 совпадени . Выход элемента совпадени соединен с первым входом интегратора 5 и через линию 6 задержки - с входом фантастрона -7. Выход фантастрона 7 .соединен с вторым входом интегратора 5, управл ющим входом потенциального элемента 8 совпадени и выходной шиной 9 устройства. Выход интегратора 5 соединен с управл ющим входом фантастрона 7 и входом потенциального элемента 8 совпадени , выход которого соединен с входом.пикового детектора 10, выход которого соединен с управл ющим входом порогового элемента 1. Устройство работает следующим образом. Поступающий на входную шину 2 импульс сравниваетс в пороговом элементе 1 с текущим значением порогового напр жени U, (фиг. 2 а) при этом на выходе порогового злемента 1 формируетс нормированный по амплитуде импульс (фиг. 2 б), который , переход через блок 3 задержки и элемент совпадени , преобразуетс в импульс, представленный на фиг. 2 в в соответствии с кодом адреса блока 3 задержки. Фронтом импульса с выхода элемента 4 совпадени запускаетс интегратор 5, на выходе которо го формируетс напр жение (фиг. 2 r 1 пропорциональное длительности этого импульса. Фронтом этого же импульса (фиг. 2 в), но прошедшего через линию 6 задержки ( t дд ), производитс запуск фантастрона 7, формирующего импульс, длительность которого (ф) определ етс напр жением на управл ющем входе и равна половине длительности импульса на выходе элемента 4 совпадени , что обеспечивает посто нство временного интервала между срезом выходного импульса (фиг. 2 е) и импульсом, поступающим на входную шину 2 устройства. Импульс с выхода фантастрона 7 поступает на вход потенциального элемента 8 совпадени и на второй вход интегратора 5, разр жа его. С выхода потенциального элемента 8 совпадени импульс с амплитудой, равной напр жению на выходе интегратора перед разр дом, поступает на пиковый детектор 10, в котором производитс корректировка выхбдного напр жени , поступающего на управл ющий вход порогового элемента 1 (фиг. 2 д). Пороговое напр жение, устанавливаемое при этом в пороговом элементе 1, пропорционально напр жению иа управл ющем входе. Таким образом, с увеличением амплитуды входных импульсов растет пороговое напр жение элемента 1 и наоборот , что обеспечивает высокую помехозащищенность устройства. Формула изобретени Селектор дл импульсных асинхронных систем св зи по авт.св. № 439929, отличающийс тем, что, с целью повышени помехоустойчивости , в него введены потенциальный элемент совпадени и пиковый детектор, выход которого соединен с управл ющим входом порогового элемента , а вход - с выходом потенциального элемента совпадени , вход управлени которого соединен с выходом фантастрона, а вход - с выходом и-нтегратора.