SU1267396A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  обмена данными между внешними устройствами и ЭВМ, может быть использовано в системах управлени , использукмцих ЭВМ. Целью изобретени   вл етс  увеличение пропускной способности устройства. Устройство ввода информации за счет введени  регистров данных и адреса, блока управлени , предназначенных дл  приема и обработки сообщений, включающих в себ  слова данных, имеющих формат двойного слова, обеспечивает повышение пропускной способности устройства . 1 3.п. ф-лы, 3 ил.

Description

IND

О)

СО

со

65

Изобретение относитс  к вычислительной технике, предназначено дл  обмена данными между внешними устройствами и ЭВМ и может быть использовано в системах управлени , использующих ЭВМ.

Цель изобретени  - увеличение пропускной способности устройства.

На фиг. 1 представлена принципиальна  схема устройства;.на фиг. 2 - при-10 этом мер реализации блока управлени ; на фиг. 3 - временные диаграммы работы устройства. Устройство дл  ввода информации (фиг. 1) содержит первый регистр 1. данных, первый регистр 2 адреса, второй регистр 3 данных, второй регистр 4 адреса, блок 5 управлени , входы и выходы 6-13 устройства Блок управлени  (фиг. 2) содержи опорный, генератор 14, триггер 15, первьш 16 и второй 17 элементы И,, первый 18, второй 19, третий 20 D триггеры , узел задержки 21, третий элемент И 22, элемент ИЛИ 23. .Устройство дл .ввода данных рабо тает следующим образом. При приеме сообщени  на входе 7 из абонента регистры 1, 2, 3, 4 работают в режиме сдвига. Сообщение поступает на вход 8 последовательного кода второго регистра 3 данных в виде ,,,.j 1 ,. I где I а . стартова  единица; - биты адреса (i ТК, К разр дность адреса); Bj - биты первого слова данных Cj - биты второго слова данных (i In, n - разр дность данных). Перед приемом сообщени  на входе 8 всех разр дных регистров 1, 2, 3 и 4 записан О, на входы выбора ре жима работы регистров 1, 2, 3 и 4 поступает О с выхода К-го разр да второго регистра 4 адреса. Смена бит сообщени  по входу 8 на выходах регистров 1,2,3 и 4 происхо дит по переднему фронту тактовых Им пулъсов сдвига на входе 6,. поступающих с выхода первого элемента И 1 блока 5 управлени . По окончанию пр ема сообщени  на входе 8 стартова  1, записанна  в К-ый разр д второ го регистра 4 адреса, переключает-р гистры 1, 2, 3 и 4 в режим параллел мой записи и поступает по входу 9

Claims (2)

1. окончани  приема на информационньй вход первого D-триггера 18 блока 5 управлени . На выходе лервого D-триг-. гера 18 вырабатываетс  сигнал запроса, который по входу 10 запроса блока 5 управлени  поступает на ЭВМ,в ответ на который из ЭВМ поступает сигнал разрешени  на вход 11. После этого производитс  ввод данных в ЭВМ, при блок 5 управлени  формирует два импульса синхронизации параллельной записи на выходе 12, поступающих на входы синхронизации регистров 1, 2, 3 и 4. Ввод данных в ЭВМ осуществл етс  в два цикла. В первом.цикле вводитс  второе слово с информационных выходов второго регистра 3 данных, при этом на старшие разр ды шины адреса постузаписанньй пает адрес в соответствующие разр ды второго регистра 4 адреса, а на младший разр д шины адреса поступает 1 с выхода К-го разр да первого регистра 2 адреса. После ввода второго слова блок 5 управлени  с выхода элемента ИЛИ 23 вырабатывает первый тактовьш импульс параллельной записи на выходе 12, по заднему фронту которого в первые регистры данных 1 и адреса 2 записываетс  О, так как их параллельные входы подключены к шине логического О. Во второй регистр 3 данных записываетс  nejjBoe слово сообщени  с выхода первого регистра 1 данных, а во второй регистр 4 адреса переписываетс  то же самое значение адреса с выходов первого регистра 2 адреса. После этого значение младшего разр да на шине адреса мен етс  с 1 на О, так как в первьй регистр 2 адреса записан О. Во второй цикл вводитс  первое слово с информационных выходов второго регистра 3 данных по адресу, модифицированному указанным вьш1е способом. Посде ввода первого слова в блоке 5 управлени  формируетс  второй тактовый импульс параллельной записи на выходе 1 2,по заднему фронту которого во вторые регистры данных 3 и адреса 4 записываетс  О с выходов первых регистров данных 14 адреса 2. Обнуление второго регистра 4 адрёса вызывает изменени  уровн  сигнала заполнени  на входе 9 с выхода К-го разр да второго регистра 4 адреса. Блок управлени  реагирует на это сн тием сигнала запроса с выхода 1 в ответ на что ЭВМ снимает сигнал разрешени  на входе 11. Низкий уровень сигнала на выходе К-го разр да второго регистра 4 адрб са переключают регистры 1, 2,-3 и 4 в режим сдвига, привод  в состо ние готовности к приему нового сообщени  из абонента. Приведенньй блок 5 управлени  работает следующим.образом. При подаче тактовых импульсов от опорного генератора 14 на счетньй вход триггера 15на выходах соответственно первого 16и второго 17 элементов И формиру ютс  тактовые импульсы сдвига 6 и тактовые импульсы синхронизации выда чи данных 7 со скважностью четыре и сдвинутые друг относительно друга. на полпериода. Сигнал заполнени  9 поступает на информационный вход первого D-триггера 18, и по заднему фронту импульсов синхронизации 7, на его выходе формируетс  сигнал запроса 10. При поступлении на информационный вход второго D-триггера 19 сигнала разрешени  11 на третьем D-триггере 20 и третьем элементе И 22 формируетс  одиночньй импульс, который на выходе элемента ИЛИ 23 форми рует первьй сигнал параллельной запи си 12, тот же импульс, задержанный на узле задержки 21, формирует второй сигнал параллельной записи 12. Таким образом, изобретение обеспечивает повьшение пропускной способ ности устройства ввода информации за счет введени  в него средств дл  приема и обработки сообщений, включа кхцих в себ  слова данных, имеющих формат двойного слова. Формула изобретени  1. Устройство дл  ввода информации , содержащее первые регистры данных и адреса, отличающеес   тем, что, с целью увеличени  пропускной способности устройства в него введены вторые регистры данных , и адреса, блок управлени , информационные выходы первых регистров данных и адреса подключены-соответственно к входам параллельного кода вторых регистров данных и адреса , выход старшего разр да первого регистра данных подключен к входу последовательного кода регистров адреса, вход последовательного кода первого регистра данных . подключен к выходу старшего разр да второго регистра данных, информационные выходы которого  вл ютс  информационными выходами устройства, а вход последовательного кода  вл етс  информационным входом устройства, выход старшего разр да второго регистра адреса подключен к входам выбора режима работы всех регистров и входу окончани  приёма блока управлени , выходы синхронизации сдвига и параллельной записи которого подключены к соответствующим входам синхронизации и параллельной записи -всех регистров, вход разрешени  блока управлени   вл етс  входом разрешени  устройства, а выходы запроса и синхронизации выдачи данных  вл ютс  соответственно выходом запроса и выходом синхронизации выдачи данных устройства, информационные выходы второго регистра адреса, кроме выхода старшего разр да, и выход старшего разр да первого регистра адреса  вл ютс  адресными выходами устройства , входы параллельного кода первых регистров данных и адреса подключены к шине логического нул .
2. 2. Устройство по п. 1, от л ичающее с  тем, что блок управлени  содержит опорньш- генератор, Т-триггер,три D-триггера, три элемента И, элемент ИЛИ, узел задержки, выход опорного генератора соединен со счетным входом Т-триггера и первым входом первого и второго элементов И, вторые входы которых подключены соответственно к пр мому и инверсному выходам Т-триггера выход первого элемента И  вл етс  выходом синхронизации сдвига блока, выход второго элемента И подключен к С-входам D-триГгеров и узла задержки и  вл етс  выходом синхронизации выдачи данных, информационный вход перво-, го D-триггера  вл етс  входом окончани  приема блока, а выход  вл етс . выходом запроса блока, информационный вход второго D-триггера  вл етс  входом разрешени  блока, выход которого подключен к инф 3рмационному входу третьего D-триггера и первому входу третьего элемента И, второй вход которого подключен к инверсному выходу третьего D-триггера, а выход - к информационному входу уз$12673966

   ла задержки и первому входу элемен- элемента ИЛИ  вл етс  выходом синта ШШ, второй вход которого соеди- хронизации параллельной записи блонен с выходом узла задержки, выход ка,

   15