SU1264332A2 - Транзисторный ключ - Google Patents

Description

Изобретение относитс  к импульсной технике, может быть использовано дл  управл емого по программе подключени  напр жени  питани -к бипол рным полупосто нным запоминающим устройствам и  вл етс  усовершепствованием изобретени  по авт. св. № 1211873,

Цель изобретени  - улучшение коммутационных свойств транзисторного ключа путем увеличени  скорости переключени  и исключени  напр жени  на нагрузке при выключенном режиме.

На чертеже представлена принципиальна  электрическа  схема транзисторного ключа.

Транзисторный ключ содержит первый 1 и второй 2 транзисторы одной структуры , дес ть резисторов 3-12, первьм инвертор 13, первый 14 и второй 15 элементы И-НЕ, третий 16 и четвертый 17 транзисторы,другой структуры, второй инвертор 18, элемент И 19, причем эмиттер первого транзистора 1 подключен к шине 20 источника питани  и первому вьгаоду первого резистора 3, второй вывод которого соединен с базой первого транзистора 1, коллектор которого через нагрузку 21 подключен к общей шине 22, коллектор второго транзистора 2 соединен с первым выводом второго резистора 4, а база подключена к первому выводу третьего резистора 5 и через четвертьп резистор 6 к-шине 20 .источника питани , второй вывод третьего резистора 5 соединен с выходом первого элемента И-НЕ 14, первый вход которого подключен к входной шине 23 и первому входу второго элемента И-НЕ 15, выход которого через п тый резистор 7 соединен с базой первого транзистора 1, эмиттер второго транзистора 2 подключен к шине 20 источника питани , второй вход первого элемента И-НЕ 14 соединен с выходом первого инвертора 13, вход которого подключен к первому выводу шестого резистора 8 и через седьмой резистор 9 к общей пине 22, второй вход второго элемента И-НЕ 15 соединён с коллектором первого транзистора 1 и вторыми выводами второго 4 и шестого 8 резисторов, первый 24 и второй 25 конденсаторы, первый вьтод первого конденсатора 24 подключен к коллектору первого транзистора 1, а второй вывод соединен с общей шиной 22 и первым выводом второго конденсатора 25, второй вывод которого подключен к эмиттеру первого транзистора 1, вход второго инвертора 18 подключен к входной шине 23, а выход соединен с первым входом элемента И 19

и через восьмой резистор 10 с базой третьего транзистора 16, коллектор которого через дев тый резистор 11 соединен с коллекторами первого 1 и четвертого 17 транзисторов, база четвертого транзистора 17 через дес тый резистор 12 соединена с выходом элемента И 19, второй вход которого подключен к выходу первого инвертора 13 при этом эмиттеры третьего 16 и чет-

5 вертого 17 транзисторов объединены и подключены к общей шине 22.

Транзисторный ключ работает следующим образом.

0 в исходном состо нии на входную шину 23 подаетс  низкий уровень напр жени  (логический ноль), который поступает на первые входы элементов И-НЕ 14 и 15, на выходах которых устанавливаетс  высокий уровень напр жени . При этом транзисторы 1 и 2 закрыты и, следовательно, нагрузка 21 отключена от шины 20 источника питани . При отсутствии напр жени  на нагрузке 21 на втором входе элемента И-НЕ 15 и входе первого инвертора 13 устанавливаетс  уровень логического нул , а на выходе инвертора 1 3 - уровень логической единицы,

5 который поступает на второй вход элемента И-НЕ 14 и второй вход элемента И 19. Кроме того, в исходном состо нии логический ноль с входной шины 23 подаетс  на вход второго инвертора 18, с выхода которого уровень логической единицы поступает на первый вход элемента И 19. При этом через резистор 10 в базу транзистора

16протекает ток, открывающий тран зистор 16. В это врем  одновременно

на обоих входах элемента И 19 присутствуют уровни логической единицы, в результате чего на выходе элемента И 19 устанавливаетс  уровень логи0 ческой единицы и через резистор 12 в базу транзистора 17 протекает ток, обеспечивающий открытое состо ние транзистора 17. Открытый транзистор

17полностью шунтирует нагрузку 21

Claims (2)

1. 5 и исключает по вление на ней какоголибо напр жени , так как тепловые токи закрытых транзисторов 1 и 2 протекают через открытый транзистор 17.. При поступлении на входную шину 23 высокого уровн  напр жени  на зы ходе инвертора 18 устанавливаетс  ло гический ноль, который выключает транзистор 16 и устанавливает на выходе элемента И 19 также уровень логического нул , в результате чего ток в базу транзистора 17 прекращаетс  и он выключаетс . Наличие на входной шине 23 высокого уровн  напр жени  приводит к тому, что на обо их входах элемента И-НЕ 14 одновременно оказываютс  уровни логической единицы, в результате чего на выходе элемента И-НЕ 14 устанавливаетс  низкий уровень напр жени , а состо ние элемента И-НЕ 15 не измен етс , так .как на его втором входе сохран етс  уровень логического нул , поступа ющий с нагрузки 21. По вление на выходе элемента И-НЕ 14 низкого,уровн  напр жени  приводит к включению тран зистора 2, и через резистор 4 осуществл етс  предварительный зар д эквивалентной емкости нагрузки 21, По мере роста напр жени  .на нагрузке 21 увеличиваетс  и уровень напр жени  на втором входе элемента И-НЕ 15, Когда напр жение на втором входе элемента И-НЕ .15 достигнет уровн  на- пр жени , равного напр жению логической единицы, на обоих входах элемента И-НЕ 15 одновременно оказываютс  уровни логической единицы, в результате чего на выходе элемента И-НЕ 15 по вл етс  низкий уровень напр жени  который открьгоает транзистор 1, обеспечивающий дозар д емкости нагрузки 21 и дальнейший рост напр жени  на ней. После включени  транзистора 1 напр жение в средней точке делител  напр жени , образованного резисторами 8 и 9, достигает такой величины, при которой на вход инвертора.13 начинает поступать уровень логической единицы а с выхода инвертора 13 на второй вход элемента И 19 - уровень логического- нул , в результате чего на выхо . де элемента И-НЕ 14 по вл етс  высокий уровень напр жени , который выключает транзистор
2. 2. При этом состо  ние транзистора 1 не измен етс , он остаетс  включенным и обеспечива- ВТ подключение нагрузки 21 к шине 20 источника питани  на все врем , в течение которого на входной шине 23 присутствует высокий уровень напр жени . При поступлении на входную шину 23 низкого уровн  напр жени  на выходе элемента И-НЕ 15 устанавливаетс  высокий уровень напр жени , в результате чего транзистор 1 выключаетс  и отключает нагрузку 2I от шины 20 источника питани  (транзистор 2 остаетс  выключенным). Поступающий с входной шины 23 на вход инвертора 18 низкий уровень напр жени  приводит к по влению на выходе инвертора 18 уровн  логической единицы и включению транзистора 16. Несмотр  на то, что в это врем  на первом входе элемента И 19 присутствует логическа  единица, элемент И 19 выключен (на его выходе логический ноль), так как на его втором входе сохран етс  уровень логического нул  с выхода инвертора 13, обусловленный тем, что на входе инвертора 13 присутствует высокий уровень напр жени  от еще неразр женной эквивалентной емкости нагрузки 21. При этом транзистор 17 выключен. Включившийс  транзистор 16 осуществл ет -предварительный разр д эквивалентной емкости нагрузки 21 через резистор 11 . По мере спада напр жени  на нагрузке 21 уменьшаетс  напр жение и в средней точке делител  напр жени , образованного резисторами В и 9. Когда напр жение в средней точк;е делител  достигнет уровн  логиыеского . ; нул , с выхода инвертора 13 на вто-, рой вход элемента И 19 начинает поступать уровень логической единицы. С этого момента времени на обоих входах элемента И 19 одновременно оказываютс  уровни логической единицы, в результате чего транзистор 17 переходит во включенное состо ние и обеспечивает доразр д емкости нагрузки 21 и в дальнейшем полное шунтирование нагрузки (шунтирование тепловых токов и токов утечки транзисторов 1 и 2). В предлагаемом транзисторном ключе в первый момент вьпшючени  разр д эквивалентной емкости нагрузки 21 осуществл етс  через открытый транзистор 16 и резистор 11. Резистор 11 ключе выбираетс  из условий максиально допустимого тока коллектора ранзистора 16 и допустимой посто ной времени разр да эквивалентной емости нагрузки и исключает перегруз- ку транзистора 16 по току при любом значении эквивалентной емкости нагрузки 21, (Как правило, с целью сим метрировани  посто нных времени зар да и разр да эквивалентной емкости нагрузки 21, номиналы резисторов 4 и II целесообра но выбирать равными.) Через резистор 11 осуществл етс  предварительный разр д емкости нагрузки до заданного напр жени , а окончательный ее разр д и полное шунтирование нагрузки осуществл ютс  с помощью транзистора 17, в коллекторной цепи которого отсутствуют ограни .читальные элементы тока (так как это транзистор должен иметь минимальное остаточное напр жение между коллектором и эмиттером дл  более эффективного шунтировани  нагрузки 21), При возникновении аварийной ситуации (например, при случайном попадании напр жени  на отключенную от шины питани  нагрузку) транзистор 17 а автоматически переходит в выключенное состо ние, так как при этом на входе инвертора 13 мгновенно оказыва етс  уровень логической единицы, а на его выходе - уровень логического нул , который выключает элемент И 19 а. следовательно, и транзистор 7. По этому устройство защищено не только от больших разр дных токов емкости нагрузки, но и от аварийного попада ,ни  напр жени  на отключенную нагруз ку (.последнее особенно важно, когда нагрузка  вл етс  кабельной линией св зи). Конденсаторы 24 и 25 позвол ют ис ключить броски напр жени  на втором ходе элемента И-НЕ 15, входе инвертора 13 и транзисторе I за счет компенсации индуктивности проводников, соедин ющих транзисторный ключ с нагрузкой 2 и шиной 20 источника питани  . Таким образом, транзисторный ключ обладает высокими ключевыми свойствами , так как обеспечивает более высокую скорость разр да эквивалентной емкости нагрузки и позвол ет полнее отключать нагрузку от источника питани  при вьжлючении. Формула изобретени  Транзисторный ключ по авт. св. №1211873, отлич.ающийс  тем, что, с целью улучшени  коммутационных свойств, в него введены вось мой, дев тый и дес тый -резисторы, элемент И, третий и четвертый транзисторы другой структуры, второй инвертор , вход которого подключен к входной шине, а выход соединен с первым входом элемента И и через вось мой резистор с базой третьего транзистора , коллектор которого через дев тьй резистор соединен с коллекторами первого и четвертого транзисторов , база четвертого транзистора через дес тый резистор соединена с выходом элемента И, второй вход которого подключен к выходу первого инвертора , при этом эмиттеры третьего и четвертого транзистора обьединены и подключены к общей шине,