SU1264309A1 - Устройство дл цифровой двумерной свертки - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например дл  обработки изображений. Цель изобретени  - упрощение устройства . Поставленна  цель достигаетс  за счет того, что устройство состоит из N вычислительных блоков, счетчика, дешифратора и элемента НЕ, причем каждый выделительный блок содержит М регистров сдвига, М умножителей, М-входовый сумматор, сумматор, элемент НЕ и два регистра с трехстабиль- СО ными состо ни ми с соответствующими св з ми. 3 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например дл  обработки изображений. Цель изобретени  - упрощение устройства . На фиг. 1 и 2 изображена структур на  схема устройства с  дром NxM; на фиг. 3 - временные диаграммы работы устройства. Устройство (фиг. 1 и 2) с  дром N5 состоит из N вычислительных блоков 1, в каждый из которых вход т М .регистров 2 сдвига, М умножителей 3, М-входовой сумматор 4, состо щий из (М-1) сумматоров 4.1-4.М-1, сумматор 5 результата, регистры 6 и 7 с трехстабильными состо ни ми, и.элемент НЕ 8 смещени , счетчика 9, дешифратора 10 и элемента НЕ 11 синхронизации . На фиг. 1 и 2 обозначены также вход 12 задани  коэффициентов, вход 13 3 адани  режима, информационные входы 4, вход 15 нулевогд кода, информационный выход 16 и тактовый вход 17. Устройство работает следующим образом .. Предварительно с помощью управл  ющего сигнала на входе 13 регистры 2 перевод тс  в состо ние ввода и сдви га последовательного кода и в эти ре гистры через вход 12 загружаютс  весовые коэффициенты таким образом, что коэффициенты располагаютс  в .регистрах 2 в следующем пор дке: W,, , ,.I,)jn , ((I J . W.N.., М гг . Затем с помощью управл ющего сигнала на входе 13 регистры 2 перевод тс  в состо ние приема, информации с входов параллельного кода. -,,, Вычисление свертки входного изображе ни  с  дром NxM Sj. 51 D; j n-t i . П-I f (o) (o) W иллюстрирует.с  , iZ n,ni. временными диаграммами, представленными на фиг. 3, и выполн етс  посред ством параллельного умножени  входно строки изображени  „ M-li iJ V 2 li М-Г 2 t««« i|j Л2 а о ТВ ствующие весовые коэффициенты: W,, , W,. ,...,W,, дл  элемента изображе ,М-1 ,„ (o) (первые умножители 3 ч 2 вычислительных блоков 1) ; W, ,. , .N дл  элемента изображени  D М+1 ( )+1 (вторые умножители 3 вычис- ительных блоков 1); V, W . , дл  элемента изображени  Dj (о 1 + т-1 (га-е умножители 3 вычислительных блоков 1) ; и,„ , Wjj,, t. . , f(/i дл  элемента изображени  DJ - + М-1 +(-г-) (М-е умножители 3 вычислительных блоков 1), параллельного суммиро ,М+К вами  произведении D- -C---)+m J ( ,K. ,N) с образованиМ ем частичных сумм S; D О vv ч -. m. W (,N) в суммато2 n.rti pax 4, увеличени  промежуточных значений свертки в регистрах 6 и 7 на значение частичных сумм S;- , сдвига весовых коэффициентов в регистрах 2 на один коэффициент (т.е. на одну строку) при каждом.поступлении новой строки изображени , формировани  результата свертки в одном из регистров 7 после обработки каждой строки изображени . Считывание результата свертки из регистра 7 осуществл етс  с помощью управл ющего сигнала, поступающего на входы управлени  тристабильными выходными каскадами с соответствующего выхода дещифратора 10. Этот же управл ющий сигнал поступает через элемент НЕ 8 на вход управлени  тристабильными выходными каскадами регистра 6 и запрещает передачу данных с его выходов на входы сумматора 5, при этом на соответствующих входах сумматора 5 с помощью входа 15 нулевого кода устанавливаетс  нуле-. вой код и тем самым обеспечиваетс  сложение первой частичной суммы новой свертки с нулевым значением, что можно рассматривать как обнуление предыдущего результата. Цикл счетчика 9 составл ет N тактов. Синхронизаци  приема входных данных в умножител х 3, синхронизаци  произведений в умножител х 3 и синхронизаци  приема данных в регистрах 6 и 7 осуществл ютс  по переднему фронту импульсов на тактовом входе 17, а прием ( сдвиг) весовых коэффициентов в регистрах 2 и приращение счетчика 9 по переднему фронту импульсов на выходе элемента НЕ 11 синхронизации, что соответствует заднему фронту импульсов на тактовом входе 17.

Claims (1)

1. Формула изобретени 

   Устройство дл  цифровой двумерной свертки, содержащее N(N - число строк матрицы коэффициентов) вычислительных блоков, причем i-и (,N) вычислительный блок содержит М умножителей (М - число столбцов матрицы коэффициентов) и М-входовой сумматор а выход i-го умножител  подключен к i-му входу М-входового сумматора,отличающеес  тем, что, с целью упрощени  устройства, оно содержит элемент НЕ, дешифратор и счетчик, а i-й вычислительный блок содержит М последовательно соединенных регистров сдвига, сумматор, элемент НЕ, первый и второй регистры с трехстабйльными состо ни ми, причем информационный выход :д-го (j l,M регистра сдвига подключен к первому входу j-ro умножител , выход М-входового сумматора подключен к первому входу сумматора, выход которого подключен к информационным входам первого и второго регистров с трехстабиль ными состо ни ми, тактовые входы которых объединены между собой и с входом синхронизации j-ro умножител  и..  вл ютс  тактовым входом устройства, выход первого регистра с трехстабиль ными состо ни ми подключен к второму входу сумматора и к входу нулевого кода устройства, вход управлеьда  режимом первого регистра с трехстабйльными состо ни ми подключен к элемента НЕ вычислительного блока, вход которого объединен с входом управлени  режимом второго регистра с трехстабйльными состо ни ми и подключен к выходу дешифратора, вход которого подключен к информационному выходу счетчика, счетный вход которого объединен с тактовым входом j-ro регистра сдвига i-ro вычислительного блока и подключен к выходу элемента НЕ, вход которого  вл етс  тактовым входом устройства, а управл ющие входы регистров сдвига всех вычислительных блоков объединены и  вл ютс  входом задани  режима устройства , вторые входы j-x умножителей всех вычислительных блоков объединены и  вл ютс  J-M информационным входом устройства, информационный выход j-ro регистра сдвига k-ro (, N-l) вычислительного блока подключен к информационному входу j-ro регистра сдвига (k+l)-ro вычислительного блока, а информационный выход j-ro регистра сдвига N-ro вычислительного блока подключен к информационному входу j-ro регистра сдвига первого вычислительного блока, вход последовательного занесени  информации первого регистра сдвига первого вычислительного блока  вл етс  входом задани  коэффициентов устройства , выход последовательной выдачи информации М-го регистра сдвига 1-го (1, N-1) вычислительного блока подключен к входу последовательного занесени  информации первого регистра сдвига (1+1)-го вычислительного блока , выхода вторых регистров с трехстабйльными состо ни ми всех вычислительных блоков объединены и  вл ютс  информационным выходом устройства.

   т

   ПФиг . 1 9 9uz.Z

   tpuz.3