SU1264200A1 - Цифровой коррел тор - Google Patents

Abstract

Изобретение относитс  к вычислительной Технике и предназначено дл  коррел ционной обработки сложных сигналов в задачах гидролокации, вигации, командоуправлени  и передачи информации. Цель изобретени  повьшение быстродействи . Сущность изобретени  заключаетс  в использовании дл  достижени  поставленной цепи принципа обработки по част м. Общий объв выборок принимаемого сигнала делитс  на равные части, обрабатьшаемыёпараллельно во времени. Дл  реализации этого принципа устройство дополнительно содержит второй элемент задержки, одновибратор, второй и третий счетчики с соответствующими функ1щональньв4и св з ми между ними и известными блоками корСО рел тора . 1 ил. С to

Description

Изобретение относится к вычислительной технике, предназначено для корреляционной обработки сложных сигналов, и может быть использовано в системах навигации, командоуправления и передачи информации.

Цель изобретения - повышение быстродействия.

На чертеже представлена структурная схема цифрового коррелятора.

Коррелятор содержит аналого-цифровой преобразователь 1, второй коммутатор 2, первую группу элементов 3 памяти, третий счетчик 4, второй счетчик 5, первый коммутатор 6, группу блоков 7 умножения, вторую группу 8 элементов памяти, первый счетчик 9, второй элемент 10 задержки, элемент И 11, генератор 12 тактовых импульсов, первый элемент 13 задержки, сумматор 14, регистр 15, одновибратор 16, информационный вход 17 коррелятора, выход 18 коррелятора.

Работа коррелятора основана на принципе обработки сигнала по частям, который заключается в делении общего числа выборок принимаемого сигналами соответственно опорного) на н равных частей и обработке этих частей одновременно, параллельно во времени. При этом операция вычисления одного значения функции корреляции, заключающаяся в нахождении суммы произведений всего числа выборок, принимаемого и опорного сигналов, заменяется операцией одновременного нахождения сумм произведений отдельных частей об1цего числа выборок принимаемого и опорного сигналов с последующим суммированием получаемых частных результатов. В этом случае время обработки всего сигнала определяется временем обработки отдельной его части и не зависит от количества обрабатываемых параллельно частей.

Коррелятор работает следующим образом.

С выхода генератора 12 тактовые импульсы поступают на вход счетчика 4 и через элемент И 11 - на вход счётчика 9. Весь процесс вычисления одного значения функции корреляции происходит за (N/n) + 1 тактов. Последовательное изменение состояний счетчиков 4 и 9, адресные выходы которых соединены с адресными входами | элементов 3 и 8 памяти, обеспечивает

СЮ 2 последовательное извлечение информации из них, т.е. рециркуляцию частей принимаемого и опорного сигналов. Счетчики 4 и 9 имеют равное число рабочих состояний (N = N/n), определяющих соответственно число используемых элементов 3 и 8 памяти. С выхода счетчика 4 сигнал поступает на первый (суммирующий) вход счетчика 5. Этот счетчик имеет число рабочих состояний, равное числу элементов 3 памяти и указывает номер элемента, в котором хранится предыдущая выборка сигнала. Счетчик 5 совместно со счетчиком 4 фактически представляет собой счетчик адреса всех элементов 3 памяти, используемых для хранения принимаемого сигнала. С управляющего выхода счетчика 9 на его Ν’-м рабочем такте (импульс переноса) сигнал поступает на входы элемента 10 задержки и одновибратора. 16. На следующем N¹ + 1-м такте генератор 12 тактовых импульсов через элемент 10 задержки подает сигнал на вход разрешения вычитания счетчика 5. На этом же такте одновибратор 16 подает сигнал на элемент И 11 и блокирует (запрещает) прохождение N + 1-го тактового импульса на вход счетчика 9.

Этим достигается сдвиг в течение цикла корреляции на единицу нумерации элементов 3 памяти относительно нумерации элементов 8 памяти, т.е. эффект продвижения принимаемого сигнала относительно опорного. За ι время цикла корреляции счетчик 9 последовательно изменяет свои состояния от 1-го до N¹-го и опять приходит в 1-е состояние.

Счетчик 4 за это время изменяет свое состояние от начального г-го до N -го, далее 1-го и в конце цикла корреляции приходит в г + 1-е состояние. На этом ν' + 1 такте через элемент 10 задержки подается сигнал на управляющий вход регистра 15, осуществляется выдача вычисленного значения функции корреляции. Подается сигнал на вход элемента 13 задержки, а через него - на управляющий вход «умматора 14, осуществляя обнуление последнего и подготовку к работе в новом цикле корреляции. Подается сигнал на тактовый вход коммутатора 2, производя запись новой выборки принимаемого сигнала в соответствующий элемент 3 памяти.

1264200 4

После завершения процесса записи новой выборки принимаемого сигнала задним фронтом тактового импульса счетчик 4 переводится в новое состояние. Коммутатор 6 обеспечивает ₅ подключение выхода элементов 3 памяти к первому входу соответствующего блока 7 умножения, к второму входу которого подключены выходы элементов 8 памяти, хранящих выборки опорного ю сигнала-эталона. При этом коммутатор 6 работает таким образом, что всегда обеспечивает поступление в течение цикла корреляции (в процессе рециркуляции) самых старых N выборок 15 принимаемого сигнала (начало принимаемого сигнала) на вход первого блока 7 умножения группы, на второй вход которого поступают первые Ν' выборок опорного сигнала (его нача- 20 ло), а самые новые выборки поступают на первый вход η-го блока 7 умножения группы, на второй вход которого поступают последние Ν’ выборок опорного сигнала (его конец). 25

Группа блоков 7 умножения в течение цикла корреляции (рециркуляции) формирует на своих выходах по Ν' произведений выборок принимаемого 30 и опорного сигналов. Эти произведения поступают на входы сумматора 14, на выходе которого в конце цикла корреляции (рециркуляции) образуется значение функции корреляции все- ₃₅ го принимаемого и всего опорного сигналов. После завершения цикла корреляции это значение функции корреляции переносится в регистр 15.

Claims (1)

1. Изобретение относитс  к вычислительной технике, предназначено дл  коррел ционной обработки сложных сиг налов, и может быть использовано в системах навигации, командоуправлени  и передачи информации. Цель изобретени  - повышение быстродействи . На чертеже представлена структурна  схема цифрового коррел тора. Коррел тор содержит аналого-цифр вой преобразователь 1, второй коммутатор 2, первую группу элементов 3 пам ти, третий счетчик 4, второй счетчик 5, первый коммутатор 6-, группу блоков 7 умножени , вторую группу 8 элементов пам ти, первый счетчик 9, второй элемент 10 задерж ки, элемент И 11, генератор 12 тактовых импульсов, первый элемент 13 задержки, сумматор 14, регистр 15, одновибратор 16, информационный вход 17 коррел тора, выход 18 корре Работа коррел тора основана на принципе обработки сигнала по част м , который заключаетс  в делении общего числа выборок принимаемого сигнала (и соответственно опорного) на h равных частей и обработке этих частей одновременно, параллельно во времени. При этом операци  вычислени  одного значени  функции коррел ции , заключающа с  в нахождении суммы произведений всего числа выборок, принимаемого и опорного сигналов, замен етс  операцией одновременного нахождени  сумм произведений отдельных частей общего числа выборок принимаемого и опорного сигналов с последующим суммированием получаемых частных результатов. В этом случае врем  обработки всего сигнала определ етс  временем обработки отдельно его части и не зависит от количества обрабатываемых параллельно частей Коррел тор работает следующим образом . С выхода генератора 12 тактовые импульсы поступают на вход счетчика 4 и через элемент И 11 - на вход счётчика 9. Весь процесс вычислени  одного значени  функции коррел ции ггроисходит за (N/n) + 1 тактов. Последовательное изменение состо ний счетчиков 4 и 9, адресные выходы которых соединены с адресными входами элементов 3 и 8 пам ти, обеспечивае 00 пocJIeлoвaтeльнoe извлечение информации из них, т.е. рециркул цию частей принимаемого и опорного сигналов. Счетчики 4 и 9 имеют равное число рабочих состо ний (N - N/n), определ ющих соответствер1но число используемых элементов 3 и 8 пам ти. С выхода счетчика 4 сигнал поступает на первый (суммируюгций) вход счетчика 5. Этот счетчик имеет число рабочих состо ний, равное числу элементов 3 пам ти и указывает номер элемента, в котором хранитс  предыдуща  выборка сигнала. Счетчик 5 совместно со счетчиком 4 фактически представл ет собой счетчик адреса всех элементов 3 пам ти, используемых дл  хранени  принимаемого сигнала. С управл ющего выхода счетчика 9 на его N-M рабочем такте (импульс переноса) сигнал поступает на входы элемента 10 задержки и одновибратора 16. На следующем N + 1-м такте генератор 12 тактовых импульсов через эле.чент 10 задержки подает сигнал на вход разрешени  вычитани  счетчика 5. На этом же такте одновибратор 16 подает сигнал на элемент И 11 и блокирует (запрещает ) прохождение N + 1-го тактового импульса на вход счетчика 9. Этим достигаетс  сдвиг в течение цикла коррел ции на единицу нумерации элементов 3 пам ти относительно нумерации элементов 8 пам ти, т.е. эффект продвижени  принимаемого сигнала относительно опорного. За i врем  цикла коррел ции счетчик 9 последовательно измен ет свои состо ни  от 1-го до N-ГО и оп ть приходит в 1-е состо ние. Счетчик 4 за это врем  измен ет свое состо ние от начального г-го до N -го, далее 1-го и в конце цикла коррел ции приходит в г + 1-е состо ние. На этом N + 1 такте через элемент 10 задержки подаетс  сигнал на управл ю1ций вход регистра 15, осуществл етс  вьиача вычисленного значени  функции коррел ции. Подаетс  сигнал на вход элемента 13 задержки, а через него - на управл ющий вход жумматора 14, осуществл   обнуление последнего и подготовку к работе в новом цикле коррел ции. Подаетс  сигнал на тактовый вход ком -1утатора 2, производ  запись новой выборки принимаемого сигнала в соответствующий элемент 3 пам ти. После завершени  процесса записи новой выборки принимаемого сигнала задним фронтом тактового импульса счетчик 4 переводитс  в новое состо ние . Коммутатор 6 обеспечивает подключение выхода элементов 3 пам  ти к первому входу соответствующего блока 7 умножени , к второму входу которого подключены выходы элементо 8 пам ти, хран щих выборки опорного сигнала-эталона. При этом коммутато 6 работает таким , что всег да обеспечивает поступление в течение цикла коррел ции (в процессе ре циркул ции) самых старых N выборок принимаемого сигнала (начало принимаемого сигнала) на вход первого блока 7 умножени  группы, на второй вход которого поступают первые N выборок опорного сигнала (его начало ), а самые новые выборки поступают на первый вход п-го блока 7 умно жени  группы, на второй вход которого поступают последние N выборок опорного сигнала (его конец). Группа блоков 7 умножени  в течение цикла коррел ции (рециркул ции) формирует на своих выходах по N произведений выборок принимаемого и опорного сигналов. Эти произведени  поступают на входы сумматора 14 на выходе которого в конце цикла коррел ции (рециркул ции) образуетс  значение функции коррел ции всего принимаемого и всего опорного сигналов. После завершени  цикла коррел ции это значение функции коррел ции переноситс  в регистр 15. Формула изобретени  Цифровой коррел тор, содержащий аналого-цифровой преобразователь, вход которого  вл етс  информационным входом коррел тора, первый и второй коммутаторы, первую и вторую группы элементов пам ти, группу блоков умножени , генератор тактовых импульсов, первый элемент задержки. сумматор, первый счетчик, элкмер{т И и регистр, причем выходы первого коммутатора соединены с первыми входами соответствующих блоков умножени  группы, первый выход управл емого генератора соединен с входом записи регистра, отличающийс   тем, что, с целью повышени  быстродействи , в него введены второй элемент задержки, одновибратор, второй и третий счетчик, причем выход аналого-цифрового преобразовател  соедине1г с информационным входом второго коммутатора, управл кнций вход которого объединен с одноименным входом первого коммутатора и соединен с выходом второго счетчика, выходы второго коммутатора соединены с информационньми входами соответствующих элементов пам ти первой группы, адресные входы которых соединены с информационным выходом третьего счетчика, счетный вход которого объединен с первым входом элемента И и соединен с выходом генератора тактовых импульсов, выход переноса третьего счетчика соединен с входом разрешени  суммировани  второго счетчика , вход разрешени  вычитани  которого объединен с тактовым входом второго коммутатора и через первый элемент задержки - с входом разрешени  суммировани  сумматора, а через второй элемент задержки объединен с входом одновибратора и подключен к выходу переноса первого счетчика, выход одновибратора соединен с вторым входом элемента И, выход которого соединен сосчетным входом первого счетчика, информационный выход первого счетчика соединен с адресными входами элементов пам ти второй группы , выходы которых соединены с вторыми входами соответствующих блоков умножени  группы, выходы которых соединены с соответствующими информационными входами сумматора, выход которого соединен с информационным входом регистра, выход которого  вл етс  выходом коррел тора.