SU1262511A1 - Устройство дл сопр жени двух вычислительных машин - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ЭЛЕКТРОННО-ВЫЧИСЛИТЕЛЬНЫХ МАШИН (ЭВМ), содержащее два интерфейсных блока, в каждый из которых входит узел приемопередающих усилителей , дещифратор управл ющих сигналов, дещифратор адреса, регистр состо ни , коммутатор , регистр данных вывода, причем магистральна  группа входов-выходов узла приемопередающих усилителей каждого интерфейсного блока соединена с информационными входами-выходами соответствующей ЭВМ, группа информационных выходов , группа выходов состо ни , группа адресных выходов и группа управл ющих выходов узла приемопередающих усилителей соединены соответственно с группами информационных входов регистра данных вывода, регистра состо ни , дешифратора адреса и дешифратора управл ющих сигналов , а группы выходов коммутатора и дешифратора управл ющих сигналов соединены соответственно с группами информационных и управл ющих входов узла приемопередаточных усилителей, первый, второй- и третий выходы дешифратора управл ющих сигналов соединены соответственно с синхровходами регистра данных вывода, коммутатора и регистра состо ни , выход дещифратора адреса соединен со стробирующим входом дешифратора управл ющих сигналов, выход разр да идентификации регистра состо ни  соединен с информационным входом коммутатора , выходы регистра даннь1х вывода соединены с первой группой информационных входов коммутатора, отличающеес  тем, что, с целью повышени  достоверности обмена информации между ЭВЛ, в каждый интерфейсный блок введены регистр данных ввода и две группы шинных формирователей, причем выходы регистра данных вывода соединены с информационными входами iiniHных формирователей первой группы, вы.чоды которых соединены с второй группой информационных входов коммутатора, четвертый выход дешифратора управл ющих сигналов соединен с управл ющими входами шинных формирователей первой группы, выходы шинных формирователей второй группы соединены с соответствующими информационФ ными входами регистра данных ввода, вы (Л ходы которого соединены с третьей группой информационных входов коммутатора и с соответствующими информационными входами шинных формирователей второй группы, п тый выход дешифратора управл ющих сигналов одного интерфейсно1-о блока соединен с входом стробировани  реГС гистра состо ни  и синхровходом регистра О5 данных ввода другого интерфейсного блоN3 С71 ка, выходы разр дов «ошибка передачи и «Готовность обмена регистра состо ни  одного интерфейсного блока соединены соответственно с входами разр дов «Ошибка передачи и «Готовность обмена регистра состо ни  другого интерфейсного блока , четвертый выход дешифратора унравл юших сигналов одного интерфейсного блока соединен с управл ющими входами П1ИННЫХ формирователей второй группы другого интерфейсного блока, входы-выходы шинных формирователей первой и второй групп одного интерфейсного блока соединены с входами-выходами шинных формирователей второй и первой групп другого интерфейсного блока.

Description

Изобретение относитс  к вычислительной технике и может найти применение в вычислительных системах.

Целью изобретени   вл етс  повышение достоверности обмена информацией между ЭВМ.

На чертеже представлена блок-схема устройства.

Устройство содержит первый и второй интерфейсные блоки 1 и 2, каждый из которых включает узел приемопередающих усилителей 3, дешифратор 4 управл юш,их сигналов, дешифратор 5 адреса, регистр 6 данных вывода, регистр 7 состо ний, коммутатор 8, регистр 9 данных ввода, группы шинных формирователей 10 и И. Устройство также содержит входы-выходы 12-19 интерфейсных блоков, двунаправленные шины 20 и 21 - шины данных. Интерфейсные блоки 1 и 2 подключены соответственно к ЭВМ 22 и 23.

Обмен информацией между ЭВМ осуществл етс  в программном режиме и включает в себ  адресный цикл и цикл приема или передачи данных.

Со стороны ЭВМ в каждом интерфейсном блоке программно доступными  вл ютс  регистр 7 состо ний, регистры 6 и 9 данных вывода. При считывании информации из регистра 9 в режиме контрол  соответствуюш .им образом включаютс  двунаправленные шинные формирователи 10 и 11 и производитс  чтение информации, хран щейс  в регистре 9 данных ввода, в ту ЭВМ, котора  произвела запись в этот регистр информации.

Дл  обращени  к любому из регистров, ЭВМ в адресном цикле операции помещает адрес необходимого регистра, старшие разр ды которого указывают на принадлежность этого адреса к области адресов интерфейсного блока, куда входит регистр, а младшие разр ды - на конкретный регистр, к которому идет обращение. В случае соответстви  адресов дешифратора 5 адреса ЭВМ выдает на дешифратор 4 управл ющих сигналов сигнал выборки устройства.

Дешифратор 4 управл ющих сигналов производит выбор необходимого регистра интерфейсного блока и, в зависимости от вида операции, проводимой ЭВМ, производит либо запись информации в выбранный регистр, либо считывание из него данных .

Дешифратор 4 управл ющих сигналов обеспечивает также выдачу в ЭВМ синхросигнала , позвол ющего машине судить о правильности проводимого цикла обращени  к устройству.

Устройство работает следующим образом

При включении питани  или по сигналу начальной установки, поступающему в интерфейсные блоки 1 и 2 от управл ющих ими ЭВМ, регистры 7 состо ний каждого из

интерфейсных блоков 1 и 2 выставл ют на выходах 16 сигналы готовности интерфейсных блоков к приему информации, с выхода 16 одного интерфейсного блока сигнал готовности поступает через входы 17 в регистр 7 состо ний другого интерфейсного блока.

При необходимости, например, передать слово информации из ЭВМ 22 в ЭВМ 23 управл юща  программа ЭВМ 22 опращивает регистр 7 состо ний интерфейсного блока 1 и анализирует его на наличие сигнала «готовность вывода. В случае наличи  такого сигнала ЭВМ проводит операцию записи информации в регистр 6 данных вывода . Эта информаци  поступает на информационные входы шинных формирователей 10 первой группы и, так как на его управл ющем входе сигнал «Считывание контрольной информации отсутствует, передаетс  на вторую двунаправленную шину 21 данных первого интерфейсного блока и первую двунаправленную шину 20 данных второго интерфейсного блока.

Так как сигнал «считывание контрольной информации на управл юших входах шинных формирователей 11 второй группы второго интерфейсного блока отсутствует, то информаци , поступающа  по первой двунаправленной шине 20, данных, будет транслироватьс , соответственно, на входы регистра 9 данных ввода интерфейсного блока 2. Запись информации в регистр 9 данных ввода интерфейсного блока 2 будет осуществл тьс  по сигналу стробировани , поступающему на вход 12 интерфейсного блока 2 с выхода 13 дешифратора 4 интерфейсного блока 1.

Управл юша  программа ЭВМ 23 опрашивает регистр 7 состо ний интерфейсного блока 2 и анализирует его на наличие (Сигнала «Готовность ввода. При наличии такого сигнала ЭВМ 23 проводит операцию чтени  информации из регистра 9 данных ввода интерфейсного блока 2. Выполнение операции чтени  из регистра 9 данных ввода вызывает обнуление разр да «Готовность ввода регистра 7 интерфейсного блока 2 и установку на выходе 16 этого блока сигнала готовности, который, поступа  на вход 17 интерфейсного блока 1 и затем в регистр 7 состо ний, может быть считан оттуда ЭВМ 22 как сигнал готовности вывода.

Далее ЭВМ 22 вновь может осуществить передачу слова информации в ЭВМ 23.

В случае, если ЭВМ 22 необходимо убедитьс  в правильности переданной в ЭВМ 23 информации, т.е. фактически той, котора  была записана в регистр 9 данных ввода интерфейсного блока 2 и затем считана оттуда в ЭВМ 23. ЭВМ 22 проводит операцию чтени  информации из регистра 9 интерфейсного блока 2, при которой дешифратор 4 выдает сигнал «Считывание контрольной информации, который поступает на управл ющие входы шинных формирователей 10 первой группы, выход 18 интерфейсного блока 1, входы 19 интсрфейспого блока 2 и управл ющие входы щинных формирователей 11 второй группы интерфейсного блока 2. Этим сигналом измен етс  направление передачи указанных щинных формирователей , и информаци  с выхода регистра 9 данных ввода интерфейсного блока 2 поступает на вход коммутатора 8 интерфейсного блока 1 через щинные формирователи 11 интерфейсного блока 2 и шинные формирователи 10 интерфейсного блока 1, а затем через узел приемопередающих усилителей 3 в ЭВМ 22. Последн   сравнивает информацию, считанную таким образом из регистра 9 данных ввода, с той, котора  была туда записана. В случае совпадени  информации ЭВМ 22 может продолжить обмен с ЭВМ 23. Если же обнаружено несоответствие полученной информации той, котора  записывалась, ЭВМ 22

устанавливает в «1 разр д «Ошибка передачи в регистре 7 состо ний интерфейсного блока 1 и на выходе 14 интерфейсного блока 1 по вл етс  сигнал «Ошибка передачи , который поступает на вход 15 интерфейсного блока 2 и затем в регистр 7 состо ний .

При чтении в регистре 7 состо ний единичного разр да «Ошибка передачи ЭВМ

23 в зависимости от алгоритма управл ющей программы может либо прекратить выполнение текущей программы и выдать сообщение о неисправности, либо ждать повторной посылки с тем, чтобы поместить вместо ложной информации вновь полученную. ЭВМ 22, передав в ЭВМ 23 сообщение об ошибке, в зависимости от алгоритма управл ющей программы может либо прекратить выполнение программы и выдать сообщение о неисправности, либо дождавшись

сигнала «готовность вывода, повторить посылку.

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ЭЛЕКТРОННО-ВЫЧИСЛИТЕЛЬНЫХ МАШИН (ЭВМ), содержащее два интерфейсных блока, в каждый из которых входит узел приемопередающих усилите лей, дешифратор управляющих сигналов, дешифратор адреса, регистр состояния, коммутатор, регистр данных вывода, причем магистральная группа входов-выходов узла приемопередающих усилителей каждого интерфейсного блока соединена с информационными входами-выходами соответствующей ЭВМ, группа информационных выходов, группа выходов состояния, группа адресных выходов и группа управляющих выходов узла приемопередающих усилителей соединены соответственно с группами информационных входов регистра данных вывода, регистра состояния, дешифратора адреса и дешифратора управляющих сигналов, а группы выходов коммутатора и дешифратора управляющих сигналов соединены соответственно с группами информационных и управляющих входов узла приемопередаточных усилителей, первый, второй· и третий выходы дешифратора управляющих сигналов соединены соответственно с синхровходами регистра данных вывода, коммутатора и регистра состояния, выход дешифратора адреса соединен со стробирующим входом дешифратора управляющих сигналов, выход разряда идентификации регистра состояния соединен с информационным входом коммута- тора, выходы регистра данных вывода соединены с первой группой информационных входов коммутатора, отличающееся тем, что, с целью повышения достоверности обмена информации между ЭВМ, в каждый интерфейсный блок введены регистр данных ввода и две группы шинных формирователей, причем выходы регистра данных вывода соединены с информационными входами шинных формирователей первой группы, выходы которых соединены с второй группой информационных входов коммутатора, четвертый выход дешифратора управляющих сигналов соединен с управляющими входами шинных формирователей первой группы, выходы шинных формирователей второй группы соединены с соответствующими информационными входами регистра данных ввода, выходы которого соединены с третьей группой информационных входов коммутатора и с соответствующими информационными входами шинных формирователей второй группы, пятый выход дешифратора управляющих сигналов одного интерфейсного блока соединен с входом стробирования регистра состояния и синхровходом регистра данных ввода другого интерфейсного блока, выходы разрядов «ошибка передачи» и «Готовность обмена» регистра состояния одного интерфейсного блока соединены соответственно с входами разрядов «Ошибка передачи» и «Готовность обмена» регистра состояния другого интерфейсного блока, четвертый выход дешифратора управляющих сигналов одного интерфейсного блока соединен с управляющими входами шинных формирователей второй группы другого интерфейсного блока, входы-выходы шинных формирователей первой и второй групп одного интерфейсного блока соединены с входами-выходами шинных формирователей второй и первой групп другого интерфейсного блока.

   ю

   N3 СИ