SU1242958A1 - Устройство дл контрол дискретных объектов - Google Patents

Abstract

Изобретение относитс  к автома тике и вычислительной технике и может быть использовано при тестовой диагностике дискретных объектов. Цель изобретени  - повышение достоверности контрол . Это достигаетс  путем проверки соответстви  реакции объекта контрольному признаку, а также организации самоконтрол , что позвол ет обнаруживать ошибки нечетной кратности , возникающие в результате неисправностей в объекте контрол  и в самом устройстве на том шаге контрол , на котором они по вились. Устройство содержит блок ввода, блок управлени , блок пам ти, три коммутатора, накап- ливающий сумматор, сумматор по модулю два, блок сравнени , тр|Иггер ошибки , триггер общей ошибки, блок инди- кации и элемент ИЛИ. 6 ил. ю 4 чЭ

Description

Изобретение относитс  к вычислительной технике, в частности к авто- матиэированным системам контрол  цифровых устройств, и может быть использовано дл  контрол  цифровых устройств в процессе их производства и эксплуатации.

Целью изобретени   вл етс  расши рение области применени  устройства- и повышение достоверности контрол .

Сущность изобретени  состоит в расширении области .применени  путем обеспечени  возможности получени  ди агностической информации за счет записи реакции объекта в  чейки пам ти , где хран тс  соответствующие тестовые сигналы без увеличени  объема блока пам ти, а также в повышении до- стоверности контрол  путем проверки соответстви  реакции объекта контрольному признаку и организации само контрол , что позвол ет обнаруживать ошибки нечетной кратности, возникакг щие в результате неисправностей в объекте контрол  и в самом устройстве на том шаге контрол , на котором

они по вились.

I-

На фиг. i приведена функциональна  схема устройства дл  контрол  дискретных объект ов; на фиг. 2-4 - функциональные схемы блоков управлени , ввода и индикации соответственно; на фиг. 5 - временна  диаграмма функционировани  устройства; на фиг. 6 - алгоритм работы устройства. Устройство дл  контрол  дискретных объектов (фиг. 1) содержит блок пам ти, блок 2 управлени , блок 3 ввода, блок 4 индикации, регистр 5, сумматор 6, коммутатор 7, блок 8 сравнени , сумматор 9 по модулю два, триггер 10 ошибки, триггер 11 ошибки , первую 12 и вторую 13 группы элементов И, элемент ИЛИ 14, объект 15 контрол , выходы 16-23 блока управлени , выход 24 признака смены адреса, выходы 25 признака начального адреса, выход 26 признака синхронизации , выход 27 признака пуска устройства , тестовые выходы 28, выход 29 сумматора по модулю два, выход 30 триггера ошибки, группы выходов 31 и 32 группы элементов И, выход 33 эле- мента ИЛИ 33, группу выходов 34 объекта контрол .

Блок 2 управлени  (фиг. 2) содержит счетчик 35 адреса, триггеры режи .ма 36 и пуска 37, генератор 38 тактсг

0

5

0

5

0

5

0

5

вых импульсов-,, п ть элементов И 39- 43, элементы ИЛИ 44 и 45, выход 46 переполнени  счетчика 35, выходы 47 и 48 генератора 38 тактовых импульсов .

Блок 3 ввода (фиг, 3) содержит генератор 49 единицы, ключ 50 ручно-- го режима, ключи 51, 1-51 ./1 дл  задани  начального адреса теста, ключ 52 синхронизации счетчика 35, ключ 53 и пуска и ключи 54.1-54./г дл  задани  тестового набора. При замыкании ключа на вькод соответствующий этому , ключу, поступает единичный сигнал.

Блок 4 индикации (фиг. 4) содержит индикаторы останова 55 устройства , номера тестового набора 56.1-56., режима, Контроль 57, режима Прием 58, п олной ошибки 59, кода выходной реакции 60,1-60,/71 контролируемого объекта, нечетной ошибки 61.

На фиг, 6 обозначены: СТ - счетчик , Т - триггер, М2 - сумматор по модулю два; М - комбинационныйсумматор; RG - регистр; R - реакции объекта.

Блок 1 пам ти предназначен дл  приема, хранени  и выдачи тестовой последовательности и выходных реакций контр олируемого объекта. Он представ- п ет собой оперативное запоминающее устройство .статического типа. Запись :информации, поступающей на его информационный D-вход, производитс  по адресу , поступившему на адресный вход А, по сигналу записи, поступающему на вход WR, Считьшание информации, записанной в блоке 1 пам ти, производитс : при подаче на адресный вход соответствующего адреса. Информаци  на его выходе присутствует до тех пор, пока на адресный вход поступает соответстЕ:ующий адрес.

Блок 2 управлени  (фиг. 2) предназначен дл  управлени  работой устройства .

Счетчик 35 адреса служит дл  задани  адреса очередного теста тестовой последовательности и выходной реакции контролируемого объекта, соответствующей данному тесту, а также дл  управлени  режимом работы. Запис начального кода, поступающего на его D-вход с входа 25, производитс  по заднему фронту кмпульса, поступающему на его С-вход с входа 26. Каждый импульс, поступивший с выхода эле3

мента ИЛИ 44 на счетный вход счетчика 35 адреса, увеличивает его состо ние на единицу.

Триггер 36 режима предназначен дл  запоминани  режима, в котором работает устройство. Установление триггера в единичное состо ние осуществл етс  единичным сигналом, поступающим на его S-вход с выхода 46 йереполнени  счетчика 35 адреса,.

Триггер 37 пуска предназначен дл  управлени  запуском генератора 38 тактовых импульсов, Его включение происходит по сигналу Пуск, поступающему на вход 27 блока 2, а выключение - по единичному сигналу, поступающему с выхода элемента ИЛИ 45

Генератор 38 тактовых импульсов предназначен дл  синхронизации рабо- ты устройства. На его выходах 47 и 48 формируютс  серии тактовых импульсов . .

Элемент И 39 предназначен дл  управлени  счетчиком 35 адреса, импульсы с выхода 48 генератора 38 тактовых импульсов поступают на счетный вход сче тчика 35 адреса только в том .случае, если на инверсный вход элемента И 39 поступает нулевой сигнал с входа блока 2 управлени .

Элемент И 40 предназначен дл  управлени  синхронизацией регистра 5.. Импульсы, поступаюпдае на его второй вход с выхода 47 генератора 38 тактовых импульсов, проход т на выход, если на его первый вход поступает единичный сигнал с единичного выхода триггера 36 режима, что соответствует режиму Контроль.

Элемент И 41 предназначен дл  управлени  стробированием , синхронизацией блока 8 сравнени . Единичный сигнал на выходе элемента И 41 по вл етс  , если на его первьй вход поступает единичный сигнал с выхода 46 переполнени  счетчика 35 адреса, а устройство находитс  в режиме Контроль . Тогда на второй вход элемента И 41 поступает единичный сигнал с . единичного выхода триггера 36 режима .

Элемент И 42 предназначен дл  управлени  синхронизацией триггера 10 ошибки. Импульсы с выхода 48 генератора 38 тактовых импульсов проход т на выход элемента И 42 только в случае , если триггер 36 режима находитс  в единичном состо нии, т.е, пере-

42958

ключение триггера 10 ошибки возможно только в режиме Контроль.

.Элемент И 43 предназначен дл  управлени  остановом устройства. Сигнал

5 на его выходе по вл етс , если устройство находитс  в режиме Контроль и на выходе 46 счетчика 35-по вл етс  единичный -сигнал переполнени . Элемент.ИЛИ 44 предназначен дл 

10 орг анизации ручного диагностирующего режима. На счетный вход счетчика 35 адреса импульсы поступают через элемент ИЛИ 44 с выхода эле.мента И 39 в автоматическом режиме и с входа 24

(5 в ручном режиме.

Элемент ИЛИ 45 предназначен дл  управлени  выключением триггера 37 пуска. Триггер 37 пуска выключаетс  по eдиничнo ry сигналу с- выхода эле-

20 мента И 43 и по единичному сигналу с входа 33 блока 2.

Блок 2 управлени  работает в трех режимах: двух автоматических - Прием и Контроль и одном ручном - Диагностика.

В исходном состо нии счетчик 35 адреса и триггеры 36 и 37 наход тс  в состо нии О. На информационное входы счетчика 35 адреса поступает

30 начальный адрес (задаетс  коэффици-. ент пересчета) с входа 25 начального адреса, который записьтаетс  по нему фронту синхронизирующего импульса , поступившего с входа 26. По

35 единичному сигналу, поступившему с входа 27, триггер 37 пуска переходит в единичное состо ние и запускает генератор 38 тактовых импульсов, который начинает формировать на своих

40 выходах 47 и 48 серии такто,вьгх импульсов . На вход 29 сигнала поступает нулевой сигнал, разрешающий прохождение тактовых импульсов с выхода. 48 генератора 38 тактовых импульсов

через элементы .И 39 и ИЛИ 44 на счетный вход счетчика 35. Счетчик начинает считать, и на его выходе формируютс  адреса тестов, поступающие на выход 20 блока 2. На выход 19 блока

59 2 поступают тактовые импульсы с выхо да 47 генератора 38. Когда в счетчике 35 адреса сформирован адрес по- следнего теста, на его выходе 46 по вл етс  единичный сигнал, а счет-

55 чик 35 адреса возвращаетс  в нулевое состо ние. По сигналу переполнени  с выхода 46 счетчика 35 адреса триггер 36 режима переходит в единичное со-

сто ние. На счетный вход счетчика 35 адреса продолжают поступать тактовые импульсы с выхода 48 генератора 38 тактовых импульсов через элементы И 39 и ИЛИ 44. На разр дных выходах счетчика 35 адреса последовательно формируютс  адреса тестовой последовательности , которые поступают на выход 20. На выходе 17 присутствует единичный сигнал, на выходах 16, 18 и 20 - нулевой, на выходы 19 и 21 поступают тактовые импульсы с выхода 47, а на выход 23 - с выхода ге нератора 38 тактовых импульсов. После по влени  на выходе 46 единичного сигнала переполнени  (триггер 36 режима находитс  в единичном состо нии ) он поступает через элемент И 41 на выход 22 и через-элемент И 43 на первый вход элемента ИЛИ 45. По единичному сигналу с выхода эле-о. мента ИЛИ 45 триггер 37 пуска переходит в нулевое состо ние и выключает генератор 38 тактовых импульсов.

Если в режиме Контроль обнаружена нечетна  ошибка, то на -инверсный вход элемента И 39 с входа 29 поступает единичный сигнал, который запрещает прохождение тактовых импульсов на счетный вход счетчика 35 адреса, и счетчик остаетс  в преды- рдущем состо нии, т.е. на его выходе- фиксируетс  адрес теста, при котором бьша обнаружена ошибка. Единичный сигнал, поступивший на R-вход триггера 37 пуска через элемент :ШШ 45 с входа 33, переводит его в нулевое состо ние и выключает генератор 38 тактовых импульсов.

При необходимости, в ручном режиме Диагностика, состо ние счетчи- jca 35 может измен тьс  . одиночными :импульсами, поступающими на его счет ный вход через элемент ИЛИ 44.

Блок 3 ввода (фиг. 3) предназначен дл  ввода в блок 1 пам ти тестовой информации в виде тестовых наборов и дл  управлени  блоком 2 управлени  .

Блок 4 индикации предназначен дл  контрол  за режимом работы устройства и отображением выходных реакций контролируемого объекта и тестовых наборов, соответствующих этим выхрд- ным реакци м в режиме Диагностика.

Регистр 5 предназначен дл  запи- си, хранени  и вьщачи циклической

суммы выходных реакций контролируемого объекта. Информаци , поступающа  на информационный D-вход регист- ра 5, записываетс  в него по заднему фронту тактового импульса, поступившего на его С-вход с выхода 21 блока 2 управлени .

С-умматор 6 предназначен дл  С1 1мировани  очередной В1 1ходной реакции контролируемого объекта с циклической сумной выходных реакций, полученной в предыдущем цикле и хран щейс  в регистре 5.

Коммутатор 7 предназначен дл  коммутации информации, поступающей на информационные входы блока 1 пам ти.

При поступлении единичного сигнала на первый управл ющий вход коммутатора 7 с выхода 18 блока 2 управлени  на. информационные входы блока 1 пам т ти с выхода 28 блока 3 поступает очередной тестовый набор. При поступлении единичного сигнала на второй уп-

равл ющий вход коммутатора 7 с выхода 17 блока 2 управлени  на информацион- :ные входы блока 1 пам ти с входа 34 устройства поступает очередна  выходна  реакци  объекта контрол .

Блок 8 сравнени  предназначен дл  сравнени  контрольной суммы выходных реакций контролируемого объекта полу .ченной после прохождени  всех тестовых наборов и хран щейс  в регистре 5 с эталонной контрольной суммой, котора  хранитс  в блоке 1 пам ти.

Блок 8 сравнени  функционирует в соответствии с логической функцией

40

Z Y(X,: .4- )( ) + + , о. + (х у н- х„у )

i J,

где х, х..:„ У ,, .

значени  разр дов контрольной су№1ы, хран щейс  в регистре 5; значени  разр дов эталонной контрольной суммыi хран щейс  в блоке 1 пам ти; значение управл ющего сигнала.

Таким образом, на вьпсоде блока 8 сравнени  по вл ет.с  единичный сигнал только в случае неравенства контрольной суммы, пол гченной после прохо г Аени  всех тестовых наборов и хран. -

Y

шейс  в регистре 5, и эталонной контрольной суммы при условии, если на у травл юи1ий вход блока 8 сравнени  с выхода 22 блока 2 управлени  поступает единичный сигнал.

Сумматор 9 по модулю два предна- .значен дл  проверки на четность циклической суммы выходных реакций контролируемого объекта. Он осуществл ет , сложение по модулю два циклической суммы выходных реакций контроли- .руемого объекта, полученной в данном цикле и хран щейс  в регистре 5, и контрольного разр да проверки на четность, поступающего с выхода пол  1.2 блока 1 пам ти.

Триггер 10 (нечетной) ошибки пред назначен дл  регистрации нечетной ошибки, он переходит в единичное состо ние при поступлении на его S-вход единичного сигнала с выхода сумматора 9 по модулю два по заднему фронту синхронизирующего импульса, поступившего на его С-вход с выхода 23 -блока 2 управлени . I

Триггер 11 общей ошибки предназначен дл  регристрации общей ошибки. Он переходит в единичное .состо ние .при поступлении на его единичного сигнала с выхода элемента ИЛИ 1А, т.е. переключение триггера II общей ошибки происходит в , если триггер 10 нечетной ошибки в единичном состо нии или на выходе блока 8 сравнени  по вл етс  единичный сигнал, соответствующий неравенству контрольной и эталонной сумм.

Группы 12 и 13 элементов И предназначены дл  управлени  выходными сигналами блока 1 пам ти, которые поступают на вход блока 4 индикации в случае, если триггер 11 общей ошибки находитс  в единичном состо нии, т.е. если зарегистрирована обща  ошибка, и на выход 32 устройства, когда на второй вход группы 13 элементов И поступает единичный сигнал с выхода 17 блока 2 управлени , т.е тогда, когда устройство нахо/ итс  в режиме Контроль.

Элемент ИЛИ 14 предназначен дл  управлени  триггером 11 общей ошибки и блоком 2 управлени . Единичньй сигнал на его выходе по вл етс , если триггер 10 нечетной ошибки находитс  в единичном состо нии или на

выходе блока 8 сравнени  по вл етс  единичный сигнал.

Устройство работает следующим об- 5 разом.

В исходном состо нии- все элементы пам ти наход тс  в нулевом состо нии (цепи установки элементов пам ти в исходное состо ние условно не показа0 ны) ,

Устройство работает в трех режимах: двух автоматических Прием и Контроль и одном ручном - Диагностика .

5 Перед началом работы устройства на вход блока 2 управлени  с выхода 25 блока 3 ввода поступает двоичный код начального адреса (он соответствует количеству тестовых наборов в

0 тестовой последовательности), который записьшаетс  в блоке 2 управлени  по импульсу, поступившему с выхода 26 блока 3 ввода.

В режиме Прием на выходе 18 бло-

5 ка 2 управлени  присутствует единич- ный сигнал, который поступает на вход коммутатора 7 и вход блока 4 индикации . Индикатор 58 сигнализирует о том, что устройство находитс  в

0 режиме Прием. Первый тестовый набор с выхода 28 блока 3 ввода поступает через коммутатор 7 на информационный вход блока 1 пам ти. По сигналу Пуск, поступившему с выхода

5 27 блока 3 ввода, блок 2 управлени  начинает работать в режиме Прием.

По импульсам, поступающим на вход записи с выхода 19 блока 2 управлени , в блок 1 пам ти записываютс  тестовые наборы, подаваемые на информационный вход через коммутатор 7 с выхода 28 блока 3. Последовательность адресов поступает на адресный вход блока 1 пам ти с выхода 20 блока 2

управлени . После записи в блок 1 пам ти последнего тестового набора блок 2 управлени  автоматически переходит в режим Контроль. На выходе 17 по вл етс  единичный сигнал, который поступает на второй вход группы 13 элементов И, на управл ющий вход коммутатора 7 и вход блока 4 индикации. Индикатор 57 сигнализирует о том, что устройство работает

- в режиме Контроль. В соответствии с первым адресом, поступающим на адресный вход блока 1 пам ти, с его выхода 1.1 на выход 32 устройства

0

0

через группу 13 элементов поступает первый тестовый набор. Выходна  реакци  объекта 15 контрол  с выхода 34 поступает через коммутатор 7 на информационный вход блока 1 пам ти и по импульсу, поступившему с выхода блока 2 управлени , записываетс  в блок 1 пам ти по адресу того тесто вого набора, которому она соответст- вует. С выхода 34 в ыходна  реакци  контролируемого объекта также поступает на первый вход комбинационного сумматора 6, на котором она суммиру- етс  с содержимым регистра 5 (в ис- ходном состо нии регистр 5 обнулен)с Полученна  сумма по заднему фронту импульса, поступившему на вход синхронизации регистра 5 с выхода 2 блока 2 управлени , записываетс  в регистр 5, с выхода которого она поступает на вход сумматора 9 по модулю два. На другой вход сумматора 9 J1O модулю два поступает сигнал признака контрол  на четность выхода 1,2 блока 1 пам ти, которьм вместе с содержимым регистр а 5 суммируетс  по модулю два. Если нечетной ошибки не возникает, то на выходе сум1 атора 9 по модулю два присутствует нулевой сигнал, и цикл работы устройства повтор етс .

Если же на данном шаге тестирова- ни  возникает нечетна  опшбка, то на выходе сумматора 9 по модултю два по-  вл етс  единичный сигнал, которьш поступает на вход блока 4 индикации, индикатор 61 которого сигнализирует о возникновении нечетной ошибки, Кро ме того, единичный сигнал поступает на вход блока 2 управлени  и на S-вход триггера Ю ошибки. По переднему фронту импульса, поступившего на вход синхронизации с выхода 23 блока 2 управлени , триггер 0 ошиб- ки переходит в единичное состо ние. Единичный сигнал через элемент ИЛИ 1 поступает на вход блока 2 управлени  и на S-вход триггера 11 общей ошибки Последний переходит в единичное со- сто ние, о чем сигнализирует индикатор 59 блока 4 индикации. Единичный сигнал с выхода триггера 11 общей ошибки также поступает на второй вход группы 12 элементов И и раз решает подачу выходной реакции контролируемого объекта на вход блока 4 индикаций, котора  отображаетс 

индикаторами hO. 1-60./77. Блок 2 управлени  в соответствии с поступившими на его первый и второй управл ющие входы единичными сигналами прекращает свою работу и на его выходе 20 присутствует адрес того тестового набора, при отработке которого бьша обнар окена не.четна  ошибка. Этот адрес поступает на четвертый- вход блока 4 индикации и отображаетс  его ин- дикатора1-1и. 56.1-56. и.

Если в процессе тестировани  нечетных ошибок не обнаружено, то по окончании тестировани  на управл ющий вход блока 8 сравнени  с выхода 22 - блока 2 управлени  поступает единиц- ньй управл ющий сигнал. Блок 8 сравнени  производит сравнение эталонной суммы, поступающей на его первый вход с выхода 1,1 блока 1 пам ти, с контрольной суммой,, полученной в результте тестировани  и поступающей на его второй вход с выхода регистра 5, i

Если эталонна  и контрольна  суммы равны, то ка выходе блока В сравнени  присутствует нулевой сигнал, триггер 11 общей ошибки остаетс  в нулевом состо нии, блок 2 управлени  автоматически прекращает работу, и на его выходе 16 по вл етс  единичный сигнгал, который поступает на вход блока 4 индикации. Индикатор 55 сигнализирует об остановке устройства, что вместе с отсутствием сигналов от триггеров ошибки свидетельствует о норме объекта контрол .

Если жг этахгонна  и контрольна  суммы не совпадают, то на выходе блока В сравнени  по вл етс  единичный сигналS который через элемент ИЛИ 14 поступает на второй управл ющий вход блока 2 управлени  и на триггера J 1 общей ошибки, который переходит в единичное состо ние. Единичный сигнал с выхода триггера 11 обшей ошибки поступает на входы группы 12 элементов -И и блока 4 индикации. Блок 2 управлени  по сигналу, посту- пившему на его второй управл ющий вход, прекращает работу, и на его выходе 16 по вл етс  единичный сигнал В блоке 4 индикации отображены адрес последнего тестового набора и соот- ветствутош;а  ему выходна  реакци  контролируемого объекта, а также сигнал останова и сигнал общей ошибки.

Таким образом устройство работает в двух автоматических режимах Прием и Контроль. 4

Если же при контроле обнаружена ошибка, в результате суммировани , то оператор имеет возможность просмотреть последовательность выходных реакций контролируемого объекта. После каждого замьшани  ключа 50 блока 3 ввода На его выходе 24 формируетс  единичный сигнал. По этим сигналам блок 2 управлени  выдает последовательность адресов, которые с выхода 20 поступают на адресный вход блока 1 пам ти. На выходе блока 1. пам ти ., присутствуют выходные реакции контролируемого объекта, которые поступают через группу 12 элементов И (так как триггер 11 общей ошибки находитс  в единичном состо нии) на вход блока А индикации. Таким образом, в блоке 4 индикации, после каждого замьжани  ключа 50 блока 3 ввода отображаютс  номер (адрес) тестового набора и соответствующа  этому тестовому набору выходна  реакци  контролируемого объекта , т.е. оператор обладает достаточной информацией дл  локализации возникшего отказа.

В случае обнаружени  нечетной ошибки в блоке 4 индикации отображаютс  номер тестового набора, при обработке которого возникла нечетна  ошибка, и соответствующа  этому тестовому набору выходна  реакци  контролируемого объекта.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  дискретных объектов, содержащее блок ввода, блок пам ти, сумматор, регистр, блок сравнени , блок управлени , включаю щий генератор тактовьгх импульсов, первый элемент И, триггер пуска, триггер режима, счетчик адреса и первый элемент ИЛИ, причем разр дные выходы счетчика адреса соединены с адресными входами блока пам ти, группа выходов контролируемого дискретного объекта соединена с первой груп пой входов сумматора, группа выходов которого соединена с первой группой информационных входов блока сравнени  и с второй группой входов сумматора, отличаю щ еес  тем, что, с целью распшрени  области применени  устройства и повышени  достоверности

   4295812

   контрол , оно содержит коммутатор, первую и вторую группы элементов И, блок индикации, сумматор по модулю два, триггер ошибки, триггер общей 5 ошибки, второй элемент Ш1И, а блок управлени  содержит третий элемент ИЛИ, второй,, третий, четвертый и п тый элементы И, причем выходы признака начального адреса блока ввода 0 соединены с информационными входами счетчика адреса, вход синхронизации которого соединен с выходом признака синхронизации блока ввода, выход признака смены адреса которого сое- 15 динен с первым входом первого элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, выход переполнени  которого соединен с первыми входами первого, второго эле- 0 ментов И и с единичным входом триггера режима, пр мой выход которого соединен с первыми входами третьего , и четвертого элементов И, вторыми входами первого и второго элементов 5 и, первым управл ющим входом коммута- тора, первыми входами элементов И первой группы и первым информационным входом блока индикации, выход п того элемента И соединен с вторым входом 0 первого элемента ИЛИ, пр мой вход п того элемента И соединен с первым выходом генератора тактовых импульсов и вторым входом четвертого эле- мента И, второй выход генератора так- 5 товых импульсов соединен с вторым i входом третьего элемента И и входом записи блока пам ти, информационные входы которого соединены с выходами коммутатора, перва  группа информа- 0 ционных входов которого соединена с группой выходов контролируемого дискретного объекта, втора  группа информационных входов коммутатора соединена с группой тестовых в ыходов бло- 5 ка ввода, выход признака начала работы блока ввода соединен с единичным входом триггера пуска, пр мой выход которого соединен с входом пуска генератора тактовых импульсов, инверс- 0 ный выход триггера пуска соединен с вторым информационным входом блока индикации , выход Равно блока сравне- ки  соединен с первым входом второго элемента ИЛИ, выход которого соединен 5 с единичными входом триггера общей ошибки и первым входом третьего элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, пр мой

   13iвыход триггера общей ошибки соединен с. третьим информационным входом блока индикации и первыми входами элементов И второй группы, вторые входы которых соединены с выходами блока пам ти, вторые входы элементов И первой группы соединены с тестовыми выходами блока пам ти, втора  группа информационных входов блока сравнени  соединена с вькодами пол  эталона блока пам ти, вход синхронизации которого соединен с выходом первого элемента И, выход второго элемента И соединен с вторым входом третьего элемента ИЛИ, выход третьего элемента И соединен с входом синхронизации регистра, выход четвертого элемента И соединен с входом синхронизации триггера ошибки, информационный вход которого соединен с выходом сумматора по модулю два, с чет58 .14

   вегртым информационным входом блока индикации и инверсным входом п того элемента И, инверсный выход триггера режима соединен с п тым информационным входом блока индикации и вторым управл ющим входом коммутатора, выходы -элементов И первой группы соединены с информационнь гми входами контролируемого дискретного объекта, вьг

   ходы элементов И второй группы соединены с первой группой информационных входов блока индикации, втора  группа информационных входов которого соединена с разр дными выходами

   счетчика адреса, пр мой выход триггера ошибки соединен с вторым входом второго элемента ИЛИ, выход признака контрол  по четности блока пам ти соединен с входом синхронизации cyif

   матора по модулю два.

   2 It

   фиг.З

   Начало )