SU1241481A2 - Декодирующее устройство - Google Patents
Декодирующее устройство Download PDFInfo
- Publication number
- SU1241481A2 SU1241481A2 SU843821593A SU3821593A SU1241481A2 SU 1241481 A2 SU1241481 A2 SU 1241481A2 SU 843821593 A SU843821593 A SU 843821593A SU 3821593 A SU3821593 A SU 3821593A SU 1241481 A2 SU1241481 A2 SU 1241481A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- flip
- flops
- sequence
- adder
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение вл етс усовершенствованием изобретени по авторскому свидетельству № 1127089 и позвол ет расширить функциональные возможности устройства путем снижени частоты синхронизации на предельных частотах декодировани М последовательностей. Декодирующее устройство содержит три триггера.1, 2, 3, элемент ИЛИ 4 и сумматор 5 по модулю два, один из входов которого вл етс входом управлени устройства. На предельных частотах на этот вход подаетс логический нуль и тактирование второго и третьего триггеров 2, 3 осуществл етс с задержкой относительно первого триггера 1. На низких чвстотах на вход управлени подаетс логическа единицаJ при этом тактирование второго и третьего триггеров 2,3 осуществл етс в противофазе по отношению к первому триггеру 1. 2 ил. § (Л с ISD 4 00 1Ч 0tf.
Description
11
Изобретение относитс к вычислительной технике, может примен тьс , например, дл декодировани сигналов в волоконно-оптических лини х св зи и измерител х коэффициента ошибок, и вл етс усовершенствованием изобретени по авт. ев . № 112708Цель изобретени - расширение функционал ьных возможностей путем снижени частоты синхронизации на предельных частотах декодировани М-последовательностей.
На фиг. 1 приведена функциональна схема декодирукщего устройства; на фиг. 2 - временные диаграммы -его работы.
Декодирующее устройство состоит из первого, вторЪго и третьего триггеров 1-3, элемента ИЛИ 4. и ра 5 по модулю два, первый вход кото рого объединен с входом синхронизаци первого триггера 1 и вл етс тактовой шиной устройства, второй.вход вл етс входом управлени устройства а выход подключен к входам синхронизации второго и третьего триггеров 2 и 3, выходы которых соединены с входами элемента ИШ 4, выход которого вл етс выходом устройства. Информационные входы первого и второго триггеров 1 и 2 вл ютс соот- .ветствующими входными шинами устройства . Выход первого триггера 1 соединен с информационным входом третьего триггера 3. Перва и в -ора входные шины служат дл подачи пр мого и инвертированного входного сигналов Информаци и Информаци
Работа декодирующего устройства основана на свойстве М-последовательностей: в|дборка из М-последова- тельности с периодом дискретизации Т значений отсто пщх одно от другог на 2 Т тактовых интервгшов дает М-последовательность с теми же структурными свойствами,, Таким образом можно декодировать импульсные значени кодовой последовательности Т, Допустим, что максимальна частота преобразовани равна , а задержка г;умматора 5 по модулю два ориентировочно равна 1 /2Гд|, . В соответствии со свойством М-после довательности можно декодировать не каждый тактовый интервал, а значени последовательности в пределах тактового интервала, равного Т, отсто щие одно от другого на величину равную .
. 1
На основании анализа двух строб- выборок с частотой следовани F /2 определ ют единичное или нулевое значение М-последовательности. Если
екодируют последовательности (kT), то значение первообразной М-последовательности определ ют на основании оценки значений S.(2 kT) и Si.24T). /
rs,()r(S(kT)}.)
ls2.()r|;s(kT) S( - -2ЧТ) где Гfs(kT)| - функциональное преобразование исходной последовательности S(kT) , в результате которого формируетс код CMI; S(t) - функци Дирака;
(kT) 1 когдаЗ,(2Чт) VS2()l lo когда S, (2 kT) ЛЗ(2Чт)0.
Если исходна кодова последова-i тельность S(kT) имеет структуру, представленную на фиг. 2q, принцип образовани кода CMI заключаетс в следук дем:. каждое последующее значение этой последовательности передаетс чередукщимис импульсами положительной или отрицательной пол рности J, длительность которых равна Т а каждое нулевое значение - импульсами положительной и отрицательной пол рности, длительность каждого, из которых равна Т/2.
Если сигналы Информаци и Информаци имеют структуру, представленную на фиг. 26, 2В, их значени считываютс тактовыми сигналами и в . дискретном автономном времени 1, 2 , ..., п и 1, 2, ..., п, которое соответствует дискретам 2 -kT. В результате этого на выходе триггера 2 находитс последовательность импуль - сов, представленна на фиг. 22, а на выходе триггера I - последовательность импульсов, представленна
на фиг. 2(1. Последовательность импульсов с выхода триггера 1 подв зываетс к дискретному автоматному времени 1 ,2 , ... , п . Последовательности с выходов триггеров 2 и 1
суммируютс при помощи элемента ИЛИ 4, в результате чего формируетс низкочастотна копи сигнала S(kT) (фиг. 2е) . В этом случае на в ход управлени сумматора 5 по модулю
два Подаетс управл ющий сигнал уровн логического О. Если на вход сумматора 5 по 1 |одулю два поступают тактовые сигналы u(t), тогда на выходе сумматора 5 по модулю два на- ходитс сигнал u,(t)
- u,(t)ua+tr, где Т - задержка на распространение сумматора 5 по модулю два. Дл нор- мапьной работы декодирующего устройства необходимо, чтЬбы эта задержка была ориентировочно равна l/2F, .
При частоте дискретизации на управл ющий вход сумматора 5 по модулю два подаетс сигнал управлени , соответствующий уровню логической 1. В этом случае Т . Поэтому Можно считать, что u(t) u(t), т.е. на входы синхронизации первого триггера 1, второго и тьего триггеров 2 и 3 тактовое сигналы поступают в противофазе. дар этому на выходах первого или второго триггеров 1 и 2 единичный сигнал по вл етс тогда, когда на вход соответствующего из них поступают импульсы длительностью Т. В третьем триггере 3 происходит задержка си1 налов первого триггера 1 на Т/2. .С выхода элемента ИЛИ 4 снимаетс декодированный сигнал.
Дл того, чтобы обеспечить нормалное функционирование декодирукщего устройства, необходимо совместить во времени сигналы Информаци и фронты тактовТых сигналов (фиг. 23)
1, 2, ... п таким образом, чтоб фронт тактового сигнала совпал во времени с отрицательным сигналом нулевой посыпки длительноет ю Т/2. При этом фронт тактового сигнала . 1 , 2, ..., п должен совпадать во времени с нулевой посылкой длительностью Т/2 сигнала Информаци . Выполнение этого услови достигаетс совмещением сигналов Такт на выходе устройства и Информаци таким образом, чтобы были выполнены перечисленные указанные услови . В изме- рител Х коэффициента ошибок эта операци вьтолн етс автоматически по определенному алгоритму.
Claims (1)
- Формула изобретениДекодирующее устройство по авт. св. № 1127.089, отличающеес тем, что, с целью расширени функциональных возможностей путем снижени частоты синхронизации на предельных частотах декодировани М-последовательностей, в него введен сумматор по модулю два, первый вход которого объединен с входом синхронизации первого триггера, второй вход вл етс входом управлени устройства, а.выход подключен к входам синхронизации второго и третьего триггеров./ г З /;wwtS i S f /о t2lUhmflrtf/ (г- J «f 7JiihyT Fir-Ul|f- ff ,IIiL.S ВНИИПИ Заказ 3614/56 Тираж 816ПодписноеПроизв.-полигр. пр-тие, г, Ужгород, ул. Проектна , 4Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843821593A SU1241481A2 (ru) | 1984-12-05 | 1984-12-05 | Декодирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843821593A SU1241481A2 (ru) | 1984-12-05 | 1984-12-05 | Декодирующее устройство |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1127089 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1241481A2 true SU1241481A2 (ru) | 1986-06-30 |
Family
ID=21150199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843821593A SU1241481A2 (ru) | 1984-12-05 | 1984-12-05 | Декодирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1241481A2 (ru) |
-
1984
- 1984-12-05 SU SU843821593A patent/SU1241481A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1127089, кл. Н 03 К 13/24, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1241481A2 (ru) | Декодирующее устройство | |
US4282488A (en) | Noise eliminator circuit | |
JPH0644756B2 (ja) | 同期クロツク発生回路 | |
SU1304062A1 (ru) | Устройство дл магнитной записи цифровой информации | |
SU1187145A1 (ru) | Устройство фиксации переходов через нуль периодического сигнала | |
SU1312743A1 (ru) | Устройство дл декодировани кода Миллера | |
SU993456A1 (ru) | Устройство дл синхронизации | |
SU1420655A1 (ru) | Устройство дл вычитани импульсных последовательностей | |
JPS58195350A (ja) | デ−タ伝送方式 | |
SU1495998A1 (ru) | Преобразователь кода | |
SU1374400A1 (ru) | Цифровой частотный дискриминатор | |
SU1302436A1 (ru) | Преобразователь бипол рного кода | |
SU1522410A2 (ru) | Декодер | |
SU991595A1 (ru) | Селектор широтно-импульсных сигналов | |
SU1266007A1 (ru) | Преобразователь кода | |
SU1531154A1 (ru) | Устройство дл преобразовани двоичной последовательности в фазомодулированный сигнал | |
SU970634A1 (ru) | Фазовый дискриминатор | |
SU1424120A1 (ru) | Дискриминатор длительности импульсов | |
AU583921B2 (en) | Circuit arrangements for recovering the clock rate of an isochronous binary signal | |
SU1288928A1 (ru) | Устройство дл передачи фазоманипулированного сигнала | |
SU1599893A1 (ru) | Формирователь импульсов дл точной магнитной записи | |
SU1292199A1 (ru) | Устройство дл приема телеграфных сигналов | |
SU1411957A2 (ru) | Селектор импульсов по длительности | |
RU1823147C (ru) | Детектор фазоманипулированных сигналов | |
SU1533001A1 (ru) | Делитель частоты |