SU1226662A1 - Делитель частоты с дискретной регулировкой длительности импульсов - Google Patents
Делитель частоты с дискретной регулировкой длительности импульсов Download PDFInfo
- Publication number
- SU1226662A1 SU1226662A1 SU843800848A SU3800848A SU1226662A1 SU 1226662 A1 SU1226662 A1 SU 1226662A1 SU 843800848 A SU843800848 A SU 843800848A SU 3800848 A SU3800848 A SU 3800848A SU 1226662 A1 SU1226662 A1 SU 1226662A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- code
- elements
- zero
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники дл получени импульсной последовательности с регулируемыми частотой .и длительностью выходных импульсов. Цель изобретени - повышение надежности в работе. Делитель содержит счетчик 1 импульсов, входную шину 2, элементы 3, 4 и 16 сравнени , кодовые шины 5 и 6, триггер 7, выходные шины 8 и 9, элементы И 10,11,14 и 15, элементы ИЛИ 12 и 17 и дешифратор 13. Элемент 16 сравнени состоит из чеек 18 сравнени , кажда из которых состоит из четырех элементов И-НЕ. Счетчик 1 вл етс суммирующим. Введение в делитель элемента 16 сравнени , дешифратора, элементов ИЛИ, элементов И и образование новых св зей позвол ет блокировать его работу при нулевом значении чисел на первой или второй кодовых шинах и при превышении значени кода длительности. над кодом периода. Кроме того повышаетс надежность при формироьании импульсов типа меандр при равных ненулевых кодах на первой и второй кодовых шинах. 2 табл.3 ил.
Description
1
. Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычис лительной техники дл получени импульсной последовательности с регулируемыми частотой и длительностью выходных импульсов .
Цель изобретени - повышение надности работы устройства путем блокировки его работы при нулевом значении чисел на первой и второй кодовы шинах и при превьшении значени кода длительности над кодом периода , а также повышени надежности при формировании импульсов типа
меандр при равных ненулевых кодах на первой и второй кодовьгх шин.
На фиг.1 представлена структурна электрическа схема устройства; на фиг,2 - функциональна схема третьего элемента сравнени ; на фиг.3 - функциональна схема чейки сравнени , вход щей В третий элемент сравнени .
Делитель частоты с дискретной регулировкой длительности импульсов содержит счетчик 1 импульсов, счетный вход которого соединен с входной шиной 2, а выходы соединены с первыми группами входов первого и второго элементов 3 и. 4 сравнени (кодов), вторые группы входов которых соединены соответственно с первой и второй кодовыми шинами 5 и 6, триггер 7, инверсный и пр мой выхо- :ды которого соединены соответствен- но с первой и второй выходными шинами 8 и 9. Выход первого элемента 3 сравнени соединен с первым входом первого элемента И 10, выход которо jro соединен с 6 -входом триггера 7, В-вход которого соединен с первой выходной шиной 8, R-вход - с первым входом второго элемента И П не выходом первого элемента ИШ. 1 2, первый вход которого соединен с первым выходом дешифратора 13, второй выход которого соединен с вторым входом первого элемента И 10 :И с первым входом третьего элемента И 14, выход которого соединен с вторьм входом rtepBoro элемента ИЛИ 12, второй вход - с вьпсодом вто iporo элемента А сравнени и с первым входом четвертого элемента И 15 пр мой выход которого соединен с С-входом триггера 7, инверсный выход - с вторым входом второго
элемента И 1, выход которого соеди
нен С входом сброса счетчика 1 импульсов . Третий вход первого элемента ИЛИ 12 соединен с третьим выходом дешифратора 13, четвертый выход которого соединен с вторьм входом четвертого элемента И 15, первый и второй входы - соответственно с первым и вторым выходами третьего элемента 16 сравнени , перва и втора группы входов которого соединены соответственно с первой и второй кодовьми щинами 5 .и 6. Перва кодова шина 5 соединена с соответствуюш;ими входами второго элемента ИЛИ 17, инверсный выход которого соединен с четвертым входом первого элемента ИЛИ 12, пр мой выход - с третьим входом первого элемента И 10,
Третий элемент 16 сравнени состоит (фиг.2) из одинаковых чеек 18-1,...,18-7 сравнени , кажда из которых состоит (фиг.З) из четырех элементов 19-22 И-НЕ.
Счетчик 1 (по типу) вл етс суммирующим. По переднему фро.нту входного импульса, поступающего на счетный вход, содержимое счетчика 1 увеличиваетс на единицу. При наличии нулевого (логического) уровн на входе сброса счетчика 1 последний устанавливаетс в начальное нулевое состо ние и блокирует счет входных импульсов с шины 2.
На шину 5 задаетс двоичный код числа В, соответствующий величине длительности выходных импульсов. На гаину 6 задаетс двоичньй код числа А, который соответствует величине периода повторени выходных импульсов .
Элементы 3 и 4 след т за тем, чтобы содержимое счетчика 1 не превысило значени величины двоичного кода, задаваемого на соответствующих шинах 5 и 6. При совпадении кодов на выходе соответствующего элемента сравнени на его выходе формируетс единичный уровень.,
Элемент 16 анализирует коды чисел А и В в соответствии с табл.1.
Дешифратор 13 производит дешифрацию двоичного кода согласно табл.2.
Триггер 7 работает в двух режи- мах. В асинхронном режиме установка в единичное состо ние производитс нулевым уровнем на S-входе, а установка в нулевое состо ние - нулевым
уровнем на R-входе. При этом элемент 15 заблокирован и на С-входе триггера 7 посто нно удерживаетс нулевой уровень. В синхронном режиме по срезу каждого импульса, поступающего на С-вход, триггер 7 устанавливаетс в противоположное состо ние. Элементы 10 и 12 при этом заблокированы и на S и R-входах триггера 7 удерживаютс единичные уровни, которые не вли ют на р аботу триггера.
Делитель частоты с дискретной регулировкой длительности импульсов работает следующим образом.
В исходном состо нии на кодовых инах 5 и 6 нулевые коды. На пр мом выходе эле мента 1 7 и элемента 1 5, на выходе элемента 14, на вьпсодах деифратора 13, кроме четвертого его выхода, на выходе элемента 12, элеента 1 1, на пр мом выходе триггера
7и на щине 9 нулевые уровни. На шине 2 присутствуют входные импульсы, но они не производ т воздействи
на счетчик 1, так как счетчик 1 нулевым уровнем на его входе сброса блокирует свой счетный вход и удерживает его в исходном нулевом состо нии . На выходах остальных элементов единичные уровни. Следовательно начальное состо ние устройства при нулевых кодах А и В сохран етс независимо от присутстви тактовых импульсов на шине 2.
Начальное состо ние устройства сохран етс при нулевом коде А и коде В, отличном от нулевого, т.е. когда задаетс длительность выходного импульса при нулевом периоде.
8этом случае на пр мом выходе элемента 17 устанавливаетс единичный уровень, а на его инверсном выходе - нулевой уровень. Элемент 16 определ ет, что В А и согласно табл.1 вьщает на первый и второй выходы код 01, который дешифруетс дешифратором 13. В результате этого на третьем выходе дешифратора 13 устанавливаетс единичный уровень (на остальных его выходах - нулевые уровни), которьй проходит через элемент 12 нулевьм уровнем. Нулевой уровень с выхода элемента
l2 удерживает по R-входу триггер 7, а также через элемент 11 по входу броса счетчик 1 в исходном состо ии . На выходе элемента 3 формирует нулевой уровень, на пр мом выхо266624
да элемента 15 - нулевой уровень, а на его инверсном выходе - единичный урсзвень.
Начальное состо ние устройства 5 сохран етс и при ненулевом коде
A,на при коде В, равном нулю. В этом случае элемент 16 определ ет что Б А и выдает на своих выходах код 10. Дешифратор 13 выдает на
10 второй выход единичный уровень. Элементы 14 и 15 бhoкиpyютc нулевым уровнем с выхода элемента 4. Элемент 10 блокируетс нулевым уровнем с инверсного выхода элемента 17
15 удерживает элемент 12, триггер 7, элемент 11 и счетчик 1 в исходном состо нии, т.е. при заданном периоде и не заданной длительности выходных импульсов устройство надежно блоки20 руетс от по влени ложных выходных импульсов.
Пусть, на шине 5 установлен код
B,отличный от нулевого и соответствующий величине длительности вьгход25 ных импульсов, а на шине 6 - код А также отличный от нулевого и равный соответствующей величине периода выходных импульсов. Устройство при этом автоматически разблокируетс .
3Q Разблокировка происходит следующим образом. Элемент 16 определ ет, что , а элемент 17, что . На выходах элемента 16 по вл етс код 10, который воспринимаетс . дешифратором.I3, и на его втором выходе по вл етс единичный уровень, На выходах элементов 3 и 4 устанавливаютс нулевые уровни. Элемент 15 блокируетс нулевым уровнем с четвертого выхода дешифратора 13. На взодах элемента 12 устанавливаютс нулевые уровни, в результате чего на его выходе по вл етс единичный уровень, которым производитс разблокировка (по R-входу) триггера 7 и через элемент 11 - разблокировка по входу сброса счетчика 1. На этом разблокировка заканчиваетс и устройство приступает к выполнению делени входной частоты.
5
0
0
Счетчик 1 начинает счет импульсов с шины 2 до тех пор, пока содержимое счетчика 1 не станет равным величине кода, задаваемого на шине 5. В этом случае на вькоде элемента 3 по вл етс единичный уровень, который проходит через элемент 10, на втором и третьем входах которого присутствуют единичные уровни с пр мого выхода элемента 17 и с второго выхода дешифратора 13 в виде нулевого уровн на S-вход триггера 7 и устанавливает его в единичное состо ние. Пр этом на шинах 8 и 9 формируютс передние фронты выходных импульсов. Счетчик 1 продолжает пересчет входных импульсов. Как только содержимое счетчика I превысит значение величи- ны кода, задаваемого на шине 5, элементы 3 и 10 возвращаютс в исходное состо ние. При достижении счетчиком значени величины кода, равного величине кода, задаваемого на шине 6 срабатьгоает элемент 4. Единичный уровень с его выхода проходит через элемент 14 в виде единичного уровн , далее через элемент 12 в|виде нулевого уровн , по которому триггер 7 возвращаетс в исходное нулевое состо ние . При этом на шинах 8 и 9 формируютс задние фронты выходньгх импульсов . Одновременно нулевой уровень с выхода элемента 12 проходит через элемент 11 на вход сброса счетчика 1 и устанавливает его в начальное нулевое состо ние.В результате этого на выходе элемента 4 по вл етс нулевой уровень,которым элемент 14,эле мент 12 и элемент 1 1 возвращаютс в исходное состо ние. Далее процесс делени входной частоты и формировани длительности выходных импульсов повтор етс .
Claims (1)
- Формула изобретениДелитель частоты с дискретной регулировкой длительности импульсов, содержащий счетчик импульсов, счетный вход которого соединен с входной шиной, а выходы - с соответствующими входами первых групп входов первого и второго элементов сравнени , вторые группы входов которы с соединены соответственно с первой и второй кодовыми шинами, и триггер, инверсный и пр мой выходи которого соединены соответственно с первой к второй выходными шинами, о т л и ч ающий с тем, что, с целью повьшени надежности в работе, в него введены третий элемент сравнени , дешифратор, два элемента ИЛИ и четыре элемента И, причем выход первого элемента сравнени подключен к первому входу первого элемента И, выход которого соединен с-с ю is о20555-входом триггера, Г-вход которого соединен с первой выходной шиной, -вход - с первым входом второго элемента И и с выходом первого элемента ИЛИ, первый вход которого соединен с первым выходом дешифратора, второй выход которого соединен с вторым входом первого элемента И и с первым входом третьего элемента И,выход которого соединен с вторым входом первого элемента ИЛИ,второй вход - с выходом второго элемента сравнени и с первым входом четвертого элемента И, пр мой выход которого соединен с С-входом триггера, инверсный выход - с вторым входом второго элемента И, выход которого соединен с входом сброса счетчика импульсов, третий вход первого.элемента ИЛИ соединен с третьим выходом дешифратора , четвертый выход которого соединен с вторьм входом четвертого элемента И, первый и второй входы - соответственно с первым и вторым выходами третьего элемента сравнени , перва и втора группы входов которого соединены соответственно с первой и второй кодовыми шинами, перва из которых соединена с соответствующими входами второго элемен-- та ИЛИ, инверсный выход которого соединен с четвертым входом первого элемента ИЛИ, пр мой вы - ход - с, третьим входом первого элемента .И.Таблица 1 ,Логический уровень на первом выходеЛогический уровень на втором выходеРезультат анализаО 1В А В АУстройство не исправноТаблица2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843800848A SU1226662A1 (ru) | 1984-10-15 | 1984-10-15 | Делитель частоты с дискретной регулировкой длительности импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843800848A SU1226662A1 (ru) | 1984-10-15 | 1984-10-15 | Делитель частоты с дискретной регулировкой длительности импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1226662A1 true SU1226662A1 (ru) | 1986-04-23 |
Family
ID=21142337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843800848A SU1226662A1 (ru) | 1984-10-15 | 1984-10-15 | Делитель частоты с дискретной регулировкой длительности импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1226662A1 (ru) |
-
1984
- 1984-10-15 SU SU843800848A patent/SU1226662A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 924868, кл. Н 03 К 23/66, 30.10.80. Авторское свидетельство СССР № 947854, кл. О 06 F 7/04, 14.05.80. Авторское свидетельство СССР № 1091351, кл. Н 03 К 23/66, 06.01.83. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1226662A1 (ru) | Делитель частоты с дискретной регулировкой длительности импульсов | |
RU1803969C (ru) | Устройство дл выделени импульсов из последовательности | |
SU1622926A2 (ru) | Формирователь временных интервалов | |
SU1304016A1 (ru) | Устройство дл определени наименьшего общего кратного чисел | |
SU1091351A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU1167730A1 (ru) | Счетчик-умножитель импульсов | |
SU1193658A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1451843A1 (ru) | Устройство дл формировани и подсчета числа импульсов в серии | |
SU834846A1 (ru) | Генератор серии импульсов | |
SU1385283A1 (ru) | Селектор последовательности импульсов | |
SU674208A1 (ru) | Формирователь импульса огибающего серию импульсов | |
SU1444941A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU839066A1 (ru) | Делитель частоты следовани иМпульСОВ | |
SU1188884A1 (ru) | Делитель частоты следовани импульсов | |
SU1172004A1 (ru) | Управл емый делитель частоты | |
SU1406597A1 (ru) | Устройство дл опроса источников дискретных сообщений | |
RU2013858C1 (ru) | Устройство для регенерации импульсов | |
SU743204A1 (ru) | Делитель частоты импульсов | |
SU1370783A1 (ru) | Перестраиваемый делитель частоты следовани импульсов | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU997255A1 (ru) | Управл емый делитель частоты | |
SU1714802A1 (ru) | Распределитель | |
SU681550A1 (ru) | Селектор импульсов по частоте следовани | |
SU822333A1 (ru) | Селектор импульсов | |
SU1290515A1 (ru) | Программируемый делитель частоты |