SU1198545A1

SU1198545A1 - High-speed averaging device

Info

Publication number: SU1198545A1
Application number: SU833649825A
Authority: SU
Inventors: Вячеслав Евгеньевич Романов; Анатолий Николаевич Семенов
Original assignee: Предприятие П/Я Г-4736
Priority date: 1983-10-05
Filing date: 1983-10-05
Publication date: 1985-12-15

Abstract

БЫСТРОДЕЙСТВУЮЩЕЕ ОСРЕДНЯЩЕЕ УСТРОЙСТВО, содержащее операционный усилитель, между входом и выходом которого включен интегрирующий конденсатор, вход операционного усилител через первый масштабньй резистор соединен с входом устройства , а выход через первый ключ, управл ющий вход которого св зан с вькодом генератора тактовых импульсов , подключен к входу первого запоминающего блока, вход операционного усилител через второй масштабный резистор соединен с выходом устройства , отличающеес тем, что, с целью повышени точности ) в него введены второй запоминающий блок, элемент задержки и второй ключ, вход которого подключен к выходу первого запоминающего блока, управл ющий вход через злемент за§ держки соединен с выходом генератора тактовых импульсов, а второй (П запоминающий блок включен между выс ходом второго ключа и выходом устройства . со 00 СП U СЛA QUICKLY ELIMINATING DEVICE containing an operational amplifier, between the input and output of which is included an integrating capacitor, the input of the operational amplifier is connected to the input of the device through the first large-scale resistor, and the output is connected to the input of the first switch the first storage unit, the input of the operational amplifier through the second large-scale resistor is connected to the output of the device, characterized in that, in order to improve the accuracy) it has a second storage unit, a delay element and a second key, whose input is connected to the output of the first storage unit, the control input is connected to the output of the clock generator, and the second one (P storage unit is connected between the output of the second key and output devices from 00 SP U SL

Description

Изобретение относитс к автоматике и вычислительной технике и предназначено дл использовани в измерительных преобразовател х и аналоговых вычислител х.The invention relates to automation and computing and is intended for use in measurement transducers and analog computers.

Цель изобретени - повышение точности .The purpose of the invention is to improve accuracy.

На чертеж представлена функциональна схема быстродействующего рсредн ющего устройства.The drawing shows a functional diagram of a high-speed average device.

Устройство содержат операхщонный усилитель ,1 , первый масштабный резистор2, интегрирующий конденсатор 3, второй масштабный резистор 4, первый ключ 5, первый запоминающий блок 6, выполненный на усилителе-повторителе 7 и запоминающем конденсаторе 8, второй ключ 9, второй запоминающий блок 10, выполненный на усилителе-повторителе 11 и запоминающем конденсаторе 12, геиератор 13 тактовых импульсов иThe device contains an operative amplifier, 1, the first large-scale resistor 2, the integrating capacitor 3, the second large-scale resistor 4, the first switch 5, the first storage unit 6, performed on the repeater amplifier 7 and the storage capacitor 8, the second switch 9, the second storage unit 10, made on the repeater amplifier 11 and the storage capacitor 12, the geerator 13 clock pulses and

элемент 14 задержки. I element 14 delay. I

Устройство работает следзгющимThe device works as following

образом.in a way.

На вход быстродействующего осредн ющего устройства подаетс напр жение с периодом Т. Это напр жение вместе с выходным напр жением, поступающим через масштабньй резистор 4, интегрируетс интегратором, выполненным на операционном усилителе 1 , в цепь отрицательной обратной св зи которого включен интегрирующи конденсатор 3, выходное напр жение интегратора через ключ 5 поступает на вход запоминающего блока 6. Ключ 5 по сигналу с генератора 13 тактовых импульсов периодически замыкаетс на врем uti в течение каждого периода Т (t, «. Т). Таким образом на запоминающем конденсато ре 8 будет напр жение, равное напр жению на выходе интегратора вA voltage with a period T is applied to the input of the high-speed averaging device. This voltage, together with the output voltage supplied through the large-scale resistor 4, is integrated by the integrator performed on the operational amplifier 1 and the integrating capacitor 3, the output one, is connected to the negative feedback circuit. the voltage of the integrator through the key 5 is fed to the input of the storage unit 6. The key 5 is periodically closed by the signal from the generator 13 clock pulses during each period T (t, ". T). Thus, the storage capacitor 8 will have a voltage equal to the integrator's output voltage

конце отрезка it,, которое будет оставатьс посто нным в течение времени (Т -&i,) в каждом периоде . Напр жение с выхода запоминающего блока 6 через ключ 9 поступает на запоминающий конденсатор 12 запо минающего блока 10. Управление ключом 9 осуществл етс через элемент 14 задержки. Ключ 9 также замыкаетс на врем it2 в течение каждого периода Т(it Т). Отрезок itj сдвинут по фазе элементом 14 задержки относительно отрезка it, таким образом, что ключ 9 замыкаетс наthe end of the segment it, which will remain constant for a period of time (T & i) in each period. The voltage from the output of the storage unit 6 through the switch 9 is fed to the storage capacitor 12 of the storage unit 10. The switch 9 is controlled via the delay element 14. Key 9 also closes at time it2 during each period T (it T). The segment itj is phase shifted by delay element 14 relative to segment it, so that key 9 is closed on

врем . itj только тогда, когда ключ 5 разомкнут. Таким образом на конденсаторе 12 запоминаетс напр жение , равное напр жению на конденсаторе 8, когда ключ 5 разомкнут.time itj only when key 5 is open. Thus, the capacitor 12 remembers the voltage equal to the voltage on the capacitor 8 when the key 5 is open.

Это напр жение, усиленное по мощности усилителем-повторителем 11, вл етс выходным дл всего устройства и подаетс на вход операционного усилител 1 через резистор 2.This voltage, amplified by the power of the repeater amplifier 11, is output for the entire device and is fed to the input of the operational amplifier 1 through the resistor 2.

В установившемс режиме выходное напр жение устройства описьшаетс выражениемIn steady state, the output voltage of the device is described by the expression

RI RRI R

И1I1

(t) cJt,(t) cJt,

иand

ыхs

exex

де R и Rj - величины сопротивлений резисторов 2 и 4 соответственно; и J, (t) - входное напр жение.de R and Rj are the resistance values of resistors 2 and 4, respectively; and J, (t) is the input voltage.

Выходное напр жение, пр мо пропорционально среднему значению входного . В установившемс режиме это напр жение не измен етс в течение всего периода Т и поэтому не содержит специфической погрешности из-за переменной составл ющей входного напр жени , а также не имеет пульсаций .The output voltage is directly proportional to the average value of the input. In the steady state, this voltage does not change during the whole period T and therefore does not contain a specific error due to the variable component of the input voltage, and also does not have pulsations.

Claims

A FAST Averaging Device containing an operational amplifier, an integrating capacitor is connected between the input and output of the device, the input of the operational amplifier is connected to the device input through the first scale resistor, and the output through the first key, the control input of which is connected to the output of the clock generator, is connected to the input the first storage unit, the input of the operational amplifier through the second large-scale resistor is connected to the output of the device, characterized in that, in order to improve the accuracy of edeny a second storage unit delay element and a second switch having an input connected to an output of the first memory unit, a control input through a delay element connected to an output of the clock, and the second storage unit is connected between the output of the second key and the output of the apparatus.

"