SU1195361A1 - Device for changing scales in analog computers - Google Patents
Device for changing scales in analog computers Download PDFInfo
- Publication number
- SU1195361A1 SU1195361A1 SU833681945A SU3681945A SU1195361A1 SU 1195361 A1 SU1195361 A1 SU 1195361A1 SU 833681945 A SU833681945 A SU 833681945A SU 3681945 A SU3681945 A SU 3681945A SU 1195361 A1 SU1195361 A1 SU 1195361A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- outputs
- input
- operational amplifier
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 230000010354 integration Effects 0.000 claims abstract description 8
- 238000009434 installation Methods 0.000 claims 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004804 winding Methods 0.000 description 2
- 101100396751 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ilv-2 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Feedback Control In General (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ИЗМЕНЕНИЯ . МАСШТАБОВ В АНАЛОГОВЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИНАХ, содержащее операционный усилитель, выход которого вл етс выходом устройства и соединен с входами блока установки начальных условий, выходами нодклгоченного к входу операционного усилител , и блоков фиксации верхней и нижней границ диапазона интегрировани , выходы которых подключены к управгл ющим входам блока установки началь ных условий, и интегрирующий конденсатор , включенный между входом и выходом операционного усилител , отличающеес тем, что, с целью упрощени устройства без снижени точности, в него введены п цифроуправл емьгх сопротивлений, п регистров сдвига, п блоков задани начального кода, задатчики верхней ,и нижней границ диапазона интегрировани и 2п элементов ИЛИ, причем цифроуправл емые сопротивлени включены между соответствующим входом устройства дл изменени масштабов н входом операционного усилител , управл ющие входы каждого цифроуправл емого сопротивлени подключены к разр дным выходам Соответствующего регистра сдвига, соединенного установочными входами с высл соответствующего блока задани начального кода, входы сдвига влево и вправо каждого регистра сдвига подключены к выходу соответствующего элемента ИЛИ, первые входы которых соединены соответственно с за- датчиками нижней и верхней границ со сл диапазона, а вторые входы подключены к выходам блоков фиксации верхней со Сй и границ диапазона интегрировани .DEVICE FOR CHANGES. SCALES IN ANALOG COMPUTING MACHINES, containing an operational amplifier, the output of which is the device output and connected to the inputs of the initial conditioner, the outputs of the amplifier and the upper and lower limits of the integrated range, the outputs of which are connected to the control inputs of the unit initial conditions, and an integrating capacitor connected between the input and output of the operational amplifier, characterized in that, in order to simplify the device Without decreasing accuracy, n digital-controlled resistances, n shift registers, n initial code setting blocks, sets of upper, and lower limits of the integration range and 2n OR elements are entered into it, and digital-controlled resistances are connected between the corresponding input of the device for changing scales on the input of the operating the amplifier, the control inputs of each digitally-controlled impedance are connected to the bit outputs of the Corresponding shift register connected by setting inputs with corresponding Each unit of the shift register is connected to the output of the corresponding element OR, the first inputs of which are connected respectively to the lower and upper bounds sensors from the sl range, and the second inputs are connected to the outputs of the upper fixation block with Cj and boundaries of the range of integration.
Description
1 one
Изобретение относитс к вычис- лительной технике и может быть применено в аналоговых вычислительных .машинах (АВМ) дл решени систем линейных однородных и неоднородных Д1тфферендиальных уравнений.The invention relates to a computing technique and can be applied in analog computing machines (AVMs) for solving systems of linear homogeneous and inhomogeneous D1 attenuatorial equations.
Цель изобретени - упрощение устройства без снижени точности.The purpose of the invention is to simplify the device without reducing accuracy.
На чертеже представлена схема устройства дл изменени масштабов в АВМ,The drawing shows a diagram of a device for resizing in AVMs,
Устройство содержит операционный усилитель 1 с интегрирующим конденсатором 2 в цепи обратной св зи, блоки фиксации нижней 3 и верхней 4 границы диапазона интегрировани , цифроуправл емые сопротивлени 5, подключенные к входу операционного усилител 1, регистр 6 сдвига, соединенный с управл ющими входами цифроуправл емого сопротивлени 5, элементы -ИЛИ 7, первые входы которы соединены с выходами блоков фиксации нижней 3 и верхней 4 границы диапазона интегрировани , а вторые входы подключены к задатчикам 8 верхней и нижней границ диапазона, блок 9 задани начального кода и блок 10 установки начальных условий Операционный усилитель 1 с конденсатором 2 в цегги обратной св зи образуют интегратор. Блок 10 установки начальных условий содержит первый конденсатор 11, один вывод которого через ограничивающий ток зар да резистор 12 соединен с выходом операционного усилител I и через нормально замкнутые контакты первого реле 13 соединен с вторым выводом этого же конденсатора. Второй вывод первого конденсатора II через нормально разомкнутые контакт первого реле 13 соединен с входом операционного усилител I. Один вывод второго конденсатора 14 через нормально замкнутые контакты второг реле 15 соединен с вькодом инвертор 16, вход, которого соединен с выходом операционного усилител 1., а через нормально разомкнутые контакт с входом опреационного усилител , другой вывод второго конденсатора 14 через ограничивающий ток разр да резистор 17 соединен с шиной нулевого потенциала, обмотка 18 второго реле соединена с выходом блока фиксации нижней границы 3, а обмотка 19 первого реле - с выходом блокаThe device contains an operational amplifier 1 with an integrating capacitor 2 in the feedback circuit, fixing blocks for the lower 3 and upper 4 limits of the integration range, digital-controlled resistances 5 connected to the input of operational amplifier 1, a shift register 6 connected to the control inputs of the digital-controlled resistance 5, the elements are OR 7, the first inputs of which are connected to the outputs of the fixing blocks of the lower 3 and upper 4 limits of the integration range, and the second inputs are connected to the setting devices 8 of the upper and lower limits of the range, b Lok 9 of the initial code and the initial conditions setting unit 10 Operational amplifier 1 with a capacitor 2 in the feedback circuit forms an integrator. The initial condition setting unit 10 contains the first capacitor 11, one output of which is connected via a current-limiting resistor 12 to the output of operational amplifier I and through the normally closed contacts of the first relay 13 is connected to the second output of the same capacitor. The second output of the first capacitor II is connected through the normally open contact of the first relay 13 to the input of the operational amplifier I. One output of the second capacitor 14 through the normally closed contacts of the second relay 15 is connected to the code of the inverter 16, the input connected to the output of the operational amplifier 1., and normally open contact with the input of the operational amplifier, another output of the second capacitor 14 through the limiting discharge current, the resistor 17 is connected to the zero potential bus, the winding 18 of the second relay is connected to the output m block fixing the lower limit 3, and the winding 19 of the first relay - with the output of the block
953612953612
фиксации верхней границы 4. В качест- ве блока фиксации нижней границы 3 и блока фиксации верхней границы 4 используетс устройство сравнени fixing the upper limit 4. A comparison device is used as the fixing unit for the lower bound 3 and the fixing unit for the upper bound 4
5 (компаратор) двух напр жений, одно из которых вл етс значением границы диапазона, другое - значением переменной. Блок 9 задани начального кода реализован в виде клавишного5 (comparator) of two voltages, one of which is the value of the range limit, the other is the value of the variable. Block 9 of the initial code is implemented as a keyboard
10 регистра. Начальный код регистра10 registers. Initial register code
сдвига 6 можно заносить и с цифровой вычислительной машины через соответствующий коммутатор. В качестве задатчиков 8 нижней и верхней границShift 6 can also be brought from a digital computer through an appropriate switch. As setting devices 8 lower and upper boundaries
15 диапазона интегрировани используютс соответствующие вькоды блоков фиксации нижней 3 и верхней 4 границ диапазона таких же устройств дл изменени масштабов в аналоговых15 of the integration range, the corresponding codes of the fixation blocks of the lower 3 and upper 4 boundaries of the range of the same devices are used to scale in analog
20 вычислительных машинах.20 computing machines.
Устройство работает следующим образом.The device works as follows.
Пусть необходимо решить систему линейных дифференциальных уравненийLet it be necessary to solve a system of linear differential equations.
. «..Х f и,. Х„ «,..Х ;+...«. "..X f and ,. X „", .. X; + ... "
in in
12 2.12 2.
1 one
Iv 1Iv 1
2 S 22 2-- «2;i-- l. П 2 S 22 2-- “2; i-- l. P
0)0)
X о(. X + И, X V ..+&.. X. +... а. X ; 1111 12 2 1 in п X o (. X + I, X V .. + & .. X. + ... a. X; 1111 12 2 1 in п
, исходном состо нии значени коэффициентов устанавливаютс , the initial state of the coefficients are set
на цифроуправл емых сопротивлени х 5 через регистры 6 с помощью блоков 9 задани начального кода. После начала интегрировани и при достижении переменной Х; напр жени нижней границы диапазона блок 10 установки начальных условий увеличивает напр жение на конденсаторе 2 в два раза, а блок 3 фиксации нижней границы через элементы ИЖ 7 вырабатывает импульс J который сдвигает влево коды на регистрах 6 сдвига, соединенных с цифроуправл емыми сопротивлени ми 5, вл ющимис входами интегратора. При этом коэффи-to the digitally controlled resistances 5 through registers 6 with the help of blocks 9 of the initial code. After the start of integration and upon reaching the variable X; voltage of the lower limit of the range unit 10 setting the initial conditions increases the voltage on the capacitor 2 twice, and the unit 3 fixing the lower boundary through the elements of IL 7 produces a pulse J which shifts codes on shift registers 6 connected to the digital-controlled resistance 5, to the left, integrator inputs. In this case, the coefficient
циенты (Л . , и.2, -.. , увеличиваютс в два раза. Одновременно с этим импульс Uf через соответствующие элементы ИЛi 7 поступит на шины сдвига вправо регистров сдвига 6, The cycles (L., I.2, - .., are doubled. At the same time, the impulse Uf goes through the corresponding elements ILi 7 to the right-shift buses of the shift registers 6,
5 соединенных с цифроуправл емымн сопротивлени ми 5, входы которых соединены согласно решаемому уравнению с выходом интегратора. Это вызовет уменьшение коэффициентов Полученна нова система в два раза уравнений .« ilV-2°l -lnn 2 «2i-.«n2 - 2a, , ,-..2а;.Х.....2«,Х, , + 2.л......л....a.„ n-«ni- n2 2 - l«ni - n4 эквивалентна системе (1), -а масштаб переменной х-, увеличилс в два раза При достижении переменной ней границы диапазона блок 10 установки начальных условий интегратора уменьшает напр жение на конденсаторе интегратора в два раза,а блок фиксации верхней границы диапазона 4 через .элементы ИЛИ 7 вырабатывает импульс , который сдвигает вправо коды на регистрах 6, соединенных с цифроуправл емыми сопротивлени ми 5, вл ющимис входами интегратора. При этом коэффициент а уменьшаютс в два раза. Одновременно 614 с этим импульс и 1 через соответствующие элементы ИЛИ 7 поступает на шины сдвига влево регистров сдвига 6, соединенных с цифроуправл емыми сопротивлени ми 5, входы которых соединены согласно уравнению с соответствующим входом хвызывает увеличение коэффициентов - 1 ni в два раза. В результате система уравнений (I) преобразуетс к виду %«i- «t2V- 2«,,x...... . V«2ZV- 2«ji ; - «гп ,-- М / r°iiNI«i2 2 - l HV-4%n .x..... Система уравнений (З) также эквивалентна системе (1), а масштаб переменной Xj уменьшилс в два раза. При переходе переменной в другие поддиапазоны процесс изменени масштабов повтор етс .5 connected to the digital-controlled resistances 5, the inputs of which are connected according to the equation to be solved with the output of the integrator. This will cause a decrease in the coefficients of the resulting new system of two equations. "IlV-2 ° l -lnn 2" 2i -. "N2 - 2a,,, - - .. 2a; .X ..... 2", X,, + 2.l ...... l .... a. „N-“ ni n2 2 - l “ni - n4 is equivalent to the system (1), -a scale of the variable x-, doubled when you reach By varying the range limit, unit 10 of setting the initial conditions of the integrator reduces the voltage on the capacitor of the integrator by two times, and the block of fixing the upper limit of the range 4 through the elements OR 7 generates a pulse that shifts codes on registers 6 connected to the digitally controlled resistances 5, which are the inputs of the integrator. At the same time, the coefficient a is halved. Simultaneously, 614 with this impulse and 1 through the corresponding elements OR 7 is fed to the left shift busbars of the shift registers 6 connected to the digitally controlled resistances 5, the inputs of which are connected according to the equation with the corresponding input, which causes an increase in the coefficients - 1 ni twice. As a result, the system of equations (I) is converted to the form% "i -" t2V - 2 ",, x ....... V “2ZV- 2“ ji; - "rp, - M / r ° iiNI" i2 2 - l HV-4% n .x ..... The system of equations (3) is also equivalent to system (1), and the scale of the variable Xj is reduced by half. When a variable transitions to other subranges, the scaling process is repeated.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833681945A SU1195361A1 (en) | 1983-12-28 | 1983-12-28 | Device for changing scales in analog computers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833681945A SU1195361A1 (en) | 1983-12-28 | 1983-12-28 | Device for changing scales in analog computers |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1195361A1 true SU1195361A1 (en) | 1985-11-30 |
Family
ID=21096438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833681945A SU1195361A1 (en) | 1983-12-28 | 1983-12-28 | Device for changing scales in analog computers |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1195361A1 (en) |
-
1983
- 1983-12-28 SU SU833681945A patent/SU1195361A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 474814. кл. G 06 G 7/i2, 1974, Авторское свидетельство СССР № 489118. кл. G 06 G 7/00. 1974. Смирнов B.C., Баду Е.И.Устройство автоматической смены масштабов дл АВМ.-Л.: Энерги , 1978, с.85 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63115213A (en) | Constant voltage power circuit | |
JPH07202653A (en) | Time delay circuit | |
KR930702820A (en) | Phase locked circuit | |
US2970308A (en) | Parallel digital to a. c. analog converter | |
US3590280A (en) | Variable multiphase clock system | |
SU1195361A1 (en) | Device for changing scales in analog computers | |
JPH05111241A (en) | Dc/dc converter | |
US4321548A (en) | Frequency-voltage and voltage-frequency converters | |
JPH02188029A (en) | Current dividing circuit | |
US4565961A (en) | Circuit for preserving the magnitude of the dc component in a pulsed current source | |
JPH0460372B2 (en) | ||
US20090289699A1 (en) | Output conductance automatic regulation circuit of differential current output type circuit and filter circuit | |
SU1700744A1 (en) | Resistive element resistance tester | |
SU421117A1 (en) | DIGITAL AND ANALOG SQUARE CONVERTER | |
SU541179A1 (en) | Device for multiplying one function by a sign of another function | |
SU1038954A1 (en) | Device for simulating inductive element non-linear characteristic | |
RU1809531C (en) | Functional analog-to-digital converter | |
JP2753604B2 (en) | Source-coupled FET circuit | |
KR960002146Y1 (en) | Voltage continuous output circuit | |
KR940004974A (en) | Offset / gain adjusting device of analog / digital converter and method | |
SU651311A1 (en) | Non-linear correcting arrangement | |
SU1113809A1 (en) | Device for automatic changing of scales of analog computer | |
Allen et al. | A switched-capacitor waveform generator | |
SU926681A1 (en) | Extrapolator | |
SU1001003A1 (en) | Inertial device |