SU1182649A1

SU1182649A1 - Устройство дл задержки импульсов

Info

Publication number: SU1182649A1
Application number: SU843722868A
Authority: SU
Inventors: Неля Дмитриевна Поршнева; Виктор Иванович Горшков
Original assignee: Предприятие П/Я В-8584
Priority date: 1984-04-06
Filing date: 1984-04-06
Publication date: 1985-09-30

Abstract

1. УСТРОЙСТВО ДЛЯ ЗАДЕР ККИ ИМПУЛЬСОВ, содержащее первый элемент И-НЕ, первый вход которого соединен с входной шиной и через инвертор с первым входом второго элемента И-НЕ, второй вход которого соединен с вторым входом первого элемента И-НЕ, выход которого соединен с входом запуска триггера, вход сброса которого соединен с выходом второго элемента И-НЕ, пр мой выход - с первым входом третьего элемента И-НЕ, выход которого соединен с первым входом четвертого элемента И-НЕ, и выходную шину, отличающеес тем, что, с целью повышени надежности, в него введены резистивно-емкостна интегрирующа цепь и п тьй элемент И-НЕ, выход которого соединен с вторым входом четвертого элемента И-НЕ, первый вход - с инверсным выходом триггера, второй вход - с входной шиной, второй вход третьего элемента И-НЕ соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом резистивно-ёмкостной интегрирующей цепи, ВХОД которой соединен с выходом четвертого элемента И-НЕ. 2.Устройство по п. 1, отличающеес тем, что, с целью расширени функциональных возможностей путем обеспечени регулировани времени задержки, в него введен переменньйрезистор, которьй подключен параллельно конденсатору резистивно-ёмкостной интегрирующей цепи. 3.Устройство по п. 1, отли,чающеес тем, что, с целью расширени функциональных возможностей путем получени импульсов удвоенной частоты, в него введена дополнительна выходна шина, котора соединена с выходом четвертого элемента И-НЕ.

Description

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Цель изобретения - повышение на- 5 дежности и, кроме того, расширение функциональных возможностей путем обеспечения регулирования времени задержки и путем получения импульсов удвоенной частоты. Ю

На чертеже приведена электрическая функциональная схема устройства для задержки импульсов.

Устройство для задержки импульсов содержит элемент 1 И-НЕ, первый 15 вход которого соединен с входной шиной 2 и через инвертор 3 с первым входом второго элемента 4 И-НЕ, второй вход которого соединен с вторым входом первого элемента 1 И-НЕ, вы- 20 ход которого соединен с входом запус'ка триггера 5, вход сброса которого соединен с выводом второго элемента 4 И-НЕ, прямой выход - с первым входом третьего элемента 6 И-НЕ и с 25 выходной шиной 7, выход третьего элемента 6 И-НЕ соединен с первым входом четвертого элемента 8 И-НЕ, пятый элемент 9 И-НЕ, выход которого соединен с вторым входом четвертого зо ' элемента 8 И-НЕ, первый вход - с инверсным выходом триггера 5, второй вход - с входной шиной 2, второй вход третьего элемента 6 И-НЕ соединен с первым входом второго элемента 4 И-НЕ, второй вход которого соединен с выходом резистивно-емкостной интегрирующей цепи 10, вход которой соединен с выходом четвертого эле-, мента 8 И-НЕ, а также дополнитель-^ ₄θ ную выходную шину 11, соединенную-с выходом четвертого элемента 8 И-НЕ,' и переменный резистор 12, который подключен параллельно конденсатору резистивно-емкостной интегрирующей цепи.45

Устройство работает следующим образом.

Перед подачей положительного импульса на шину 2 триггер 5 находится в нулевом состоянии, при этом на эд ёго прямом выходе имеется низкий уровень, на выходах элементов би 8 ИНЕ - высокие уровни, на выходе элемента 8 И-НЁ - низкий уровень, а на выходах элементов 1 и 4 И-НЕ - высокие уровни.

В момент начала входного импульса на выходе элемента 9 И-НЕ формирует ся низкий уровень, после чего на выходе элемента 8 И-НЕ устанавливается высокий уровень. В интегрирующей цепи 10 происходит заряд емкости до уровня срабатывания элемента

И-НЕ, так как на другом его входе присутствует высокий уровень сигнала¹' с шины 2. После этого срабатывает триггер 5, на прямом выходе которого появляется высокий уровень выходного импульса, задержанный относительно входного, а на инверсном выходе - низкий уровень, после чего на выходе элемента 9 И-НЕ устанавливается высокий уровень, а на выходе элемента 8 И-НЕ - низкий уровень, что приводит к быстрому разряду емкости цепи 10. На выходе элемента 1 И-НЕ появляется высокий уровень, после чего на выходах всех элементов, кроме триггера 5 и инвертора 3, устанавливаются уровни, соответствующие исходному состоянию, которые не изменяются до момента окончания импульса на шине 2. После окончания импульса на шине 2 на выходе инвертора 3 появляется высокий уровень, при этом к обоим входам элемента 6 И-НЕ приложены высокие уровни, а на его выходе - появляется низкий уровень. На выходе элемента 8 И-НЕ присутствует высокий уровень. В интегрирующей цепи 10 происходит заряд емкости до уровня срабатывания элемента 4 И-НЕ, на его выходе появляется низкий уровень, и триггер 5 переключается в нулевое состояние. На инверсном выходе триггера 5 появляется высокий уровень, на прямом выходе - низкий уровень, соответствующий окончанию формирования задержанного импульса на шине 7. После этого на выходе элемента 6 И-НЕ устанавливается высокий уровень, а на выходе элемента 8 И-НЕ низкий уровень, что приводит к быстрому разряду емкости цепи 10.

На выходе элемента 4 И-НЕ появляется' высокий уровень. Таким образом, устройство оказалось в исходном состоянии и готово к приему следующего входного импульса.

Переменный резистор 12 позволяет изменять постоянную времени цепи 10 и регулировать время задержки входного импульса и длительность импульсов удвоенной частоты на допол-* нительной шине 11.

Claims

1. УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ, содержащее первый элемент И-НЕ, первый вход которого соединен с входной шиной и через инвертор с первым входом второго элемента И-НЕ, второй вход которого соединен с вторым входом первого элемента И-НЕ, выход которого соединен с входом запуска триггера, вход сброса которого соединен с выходом второго элемента И-НЕ, прямой выход - с первым входом третьего элемента И-НЕ, выход которого соединен с первым входом четвертого элемента И-НЕ, и выходную шину, отличающеес я тем, что, с целью повышения надежности, в него введены резистивно-емкостная интегрирующая цепь и пятый элемент И-НЕ, выход которого соединен с вторым входом четвертого элемента И-НЕ, первый вход - с инверсным выходом триггера, второй вход - с входной шиной, второй вход третьего элемента И-НЕ соединен с первым входом второго элемента И-НЕ, второй вход которого соединен с выходом резистивно-ёмкостной интегрирующей цепи, ·вход которой соединен с выходом четвертого элемента И-НЕ.

2. Устройство по п. 1, отли- чающееся тем, что, с целью расширения функциональных возмож- S ностей путем обеспечения регулирования времени задержки, в него введен переменный'резистор, который подключен параллельно конденсатору резистивно-емкостной интегрирующей цепи.

3. Устройство по п. 1, о т л и.чающееся тем, что, с целью расширения функциональных возможностей путем получения импульсов удвоенной частоты, в него введена дополнительная выходная шина, которая соединена с выходом четвертого элемента И-НЕ.

И ->

1 1182649 2