11 Изобретение относитс к электротехнике н может быть использовано в системах вторичного электропитани и электропривода дл преобразовани посто нного напр жени в переменное Цель изобретени - повышение точности регулировани путем программного управлени амплитудой выходного напр жени . На чертеже показана функционгшьна схема устройства. Схема содержит входной регистр 1 с многоразр дным двоичным входом. С выхода регистра сигнал в параллель ном двоичном коде поступает на вход преобразовател 2 кодов, в котором входной код преобразуетс в другую группу двоичных сигналов дл управле ни логическими схемами И ( ). На второй вход схем И подаетс одна из фаз пр моугольных импульсов.Вы ходные сигналы схем Н усиливаютс и дешифрируютс (распредел ютс ) посредством усилител -дешифратора 4 и поступают на управл кмдие входы инвер торных чеек . Инверторные чей ки содержат выходные трансформаторы 6с д-отводами первичной обмотки и m -парами вторичных обмоток, транзисторы 7-,-7 одного такта и транзис торы 8,,- 8,- другого такта, защитные диоды , диоды , пропуска о.братного тока. Ключ 11 посто нного тока через выпр мительный мост 12 подключен к обмотке 13. Первична обмотка 14 имеет отводы.f Вторичные обмотки первой группы и второй группы и иЦ-18 через ключи 19-24 переменного тока соединены с нагрузкой 25. Задающий генератор 26 через делитель 27 частоты с двум группами выходных сигналов и блок 28 пам ти соединен с це п ми управлени ключей переменного тока. Регулируемьй инвертор в режиме регулировани переменного пр моуголь ного напр жени работает следующим образом. Входной код управлени запоминает с во входном регистре 1 и поступает на адресный вход преобразовател 2 кодов, в качестве которого может быть использовано посто нно программируемое запоминающее устройство. Сигнал с преобразовател кодов управл ет работой схем И (), на которые подаютс сигналы из фаз за72 пускагацих инверторы импульсов (а-5). На каждый из транзисторов . , . инверторных чеек подключено через согласующий усилитель 4 по две схемы И, что позвол ет в зависимости от выходного кода преобразовател 2 измен ть фазу запускающих импульсов на одной из пар транзисторов , 2-82 при запирании остальных транзисторов. В зависимости от выбора той или иной пары транзисторов, на которые подаетс сигнал запуска, измен етс количество включенных витков первичной обмотки 13, что приводит к изменению выходного напр жени на обмотках 15-18. При изменении пол рности импульсов запуска путем подачи управл ющего сигнала от преобразовател 2 на смежные схемы И, подключенные к тем же базамтранзисторов, измен етс пол рность напр жени на выходных обмотках. Таким образом, выходной код преобразовател 2 управл ет уровнем и знаком напр жени на выходных обмотках инверторных чеек, причем напр жение, равное нулю формируетс путем подачи -отпирающего сигнала на транзистор 11, который через диодный мост 12 шунтирует обмотку 14 при запертых остальных транзисторах ,-, . При последовательном соединении одноименных выходных обмоток , например, 5 выходе (точки N) получают переменное пр моугольное напр жение, регулируемое от нул до величины цифровой емкости инвертора, с дискретностью по дес тичной системе счислени . Цифрова емкость, или максимальное числе уровней, которое может быть синтезировано в цифровом инверторе, определ етс количеством транзисторов в инверторной чейке 21+1 - основанием семиричной системы счислени и количеством инверторных чеек in- разр дностью инвертора. 1 В предлагаемом инверторе кажда из инверторных чеек реализует один разр д системы счислени . Таким образом, если использовать семиричный код дл построени цифрового инвертора, состо щего из последовательно соединенных инверторных чеек 5, . . ., 5 , необходимо обеспечить соотношение выходных сигналов между соседними инверторными чейками 5-,, З (при одном и том же числе кода дл каждого разр да) равное семи. Кажда из инверторных чеек 5 , .. ., 5 должна обеспечивать семь уровней сигнала, относ щи с между собой как числа натурально го р да: О, ±1, ±2, +3. Коэффициенты передачи инверторны чеек 5 , ..., 5 соотнос тс между собой по закону геометрической прогрессии со знаменателем, равным 2i+ +1, где i- количество отводов в каждой половине первичной обмотки 13. Наибольший коэффициент передачи инвертора по напр жению соответству ет включению ключей . Следующий уровень, меньший на единицу, обеспечиваетс включением ключей 1 и 8,, и т.д. Наименьшему уровню, равному единице, соответствует включение только ключей 7,- и 8. Уровень равный нулю обеспечиваетс включением шунтирующего ключа 11 . Например, дл обеспечени заданн точности формировани переменного н пр жени достаточно использовать ин вертор из трех инверторных чеек 5 5,, Sj ) с трем отводами () с семиричной системой счислени (основание системы Р 7). При этом максимальна цифрова емкость генер тора равна VTДопустим ,необходимо сформировать уровень выходного сигнала равный 161е, где е- уровень напр жени , соответствующий единице Число 161 Б можно представить в следующем виде: 161 е е(3-72+2-7+0-7), код 320. Дл реализации этого числа при условии синфазной подачи импульсов запуска на одноименные транзисторы всех инверторных чеек необходимо подать запускающие импульсы на транзисторы 7з и 8з (число 147) старшего разр да (инверторна чейка 5д), на транзисторы 72 и Sj инверторной чейки 52 (число 14) и ключ 11 (число О) инверторной чейки 5 . Использованием более высокого основани системы счислени нежели дво ичное или троичное удаетс значитель но упростить устройство в целом. Совокупность инверторных чеек, узлов 1, 2, 3 и 4 представл ют собой синтезатор амплитуды переменного пр моугольного сигнала. Дополнительные обмотки и ключи 19-24 используютс дл синтеза переменного функционального напр Аени , например, синусоидального, треугольного , трапецеидального и т.д. При этом устройство работает следующим образом. В схему управлени вводитс синтезатор формы, состо щий из двух групп по i вторичных обмоток в каждой инверторной чейке. При этом обмотки, принадлежащие одной группе и одной инверторной чейке, содержат одинаковое количество витков; обмотки., принадлежащие одной группе, но разным инверторным чейкам, отличаютс по количеству витков в р раз, где Р основание системы счислени синтезатора амплитуды. Кажда группа обмоток делитс на две равные подгруппы: одноименные обмотки в каждой инверторной чейке, принадлежащие одной подгруппе, соедин ютс между собой последовательно, образу промежуточные отводы, а затем обе подгруппы соедин ютс между собой согласно, образу средний отвод. К крайним, промежуточным и среднему отводам подключаютс ключи переменного тока. Соотношение витков в каждой инверторной чейке между обмотками разнь х групп равно основанию системы счислени , выбранного дл синтезатора формы. Уровень амплитуды переменного функционального напр жени задаетс , как и прежде, входным кодом управлени , а необходима форма напр жени синтезируетс путем вариации последовательности коммутации ключей 1924 от вторичных обмоток инверторных чеек. При этом используетс ступенчата аппроксимаци необходимой формы кривой напр жени . В основе синтеза необходимого текущего уровн напр жени в любой момент времени периода выходного сигнала лежит использование также нечетной семиричной системы счислени , но в данном случае элементами счислени вл ютс отдельные обмотки 15,-18;, а разр ами - группы последовательно соединенных обмоток.11 The invention relates to electrical engineering and can be used in secondary power supply and electric drive systems for converting a constant voltage to an alternating variable. The purpose of the invention is to improve the control accuracy by programmatically controlling the amplitude of the output voltage. The drawing shows the functional scheme of the device. The circuit contains an input register 1 with a multi-bit binary input. From the output of the register, a signal in a parallel binary code is fed to the input of a 2-code converter, in which the input code is converted to another group of binary signals for controlling the AND logic (). One of the phases of the rectangular pulses is fed to the second input of the circuits. The output signals of the H circuits are amplified and decrypted (distributed) by means of the amplifier-decoder 4 and the inputs of the inverter cells are fed to the control unit. Inverter circuitry ki contain output transformers 6c d-taps of the primary winding and m-pairs of secondary windings, transistors 7 -, - 7 of one cycle and transistors 8, - 8, - of another cycle, protective diodes, diodes, skip b.current current . The key 11 of the direct current through the rectifying bridge 12 is connected to the winding 13. The primary winding 14 has taps. The secondary windings of the first group and the second group and IC-18 are connected to the load 25 via the keys 19-24 of the alternating current. 27 frequencies with two groups of output signals and the memory block 28 is connected to the control circuits of the AC keys. Adjustable inverter in the mode of regulating the alternating voltage of the arc voltage works as follows. The input control code stores with in the input register 1 and is fed to the address input of the converter 2 codes, which can be used as a permanently programmable memory device. The signal from the code converter controls the operation of the AND () circuits, to which signals from the phases of 72 start-up pulse inverters (a-5) are applied. On each of the transistors. , the inverter cells are connected via matching amplifier 4 in two circuits AND, which allows, depending on the output code of converter 2, to change the phase of the triggering pulses on one of the pairs of transistors, 2-82 when the other transistors are locked. Depending on the choice of one or another pair of transistors, to which a start signal is applied, the number of turns of the primary winding 13 is turned on, which leads to a change in the output voltage on the windings 15-18. When the polarity of the start pulses is changed by applying a control signal from converter 2 to adjacent AND circuits connected to the same transistor bases, the polarity of the voltage on the output windings changes. Thus, the output code of converter 2 controls the level and sign of the voltage on the output windings of the inverter cells, and a voltage equal to zero is generated by supplying an off signal to transistor 11, which through the diode bridge 12 bypasses the winding 14 when other transistors are locked, , With a series connection of the same output windings, for example, 5 output (points N), a variable rectangular voltage, adjustable from zero to the digital capacitance of the inverter, is obtained with discreteness in the decimal number system. The digital capacitance, or the maximum number of levels that can be synthesized in a digital inverter, is determined by the number of transistors in the inverter cell 21 + 1 — the base of the seven-fold number system and the number of inverter cells in the inverter width. 1 In the proposed inverter, each of the inverter cells implements one bit of the number system. Thus, if one uses the seven-fold code for building a digital inverter consisting of series-connected inverter cells 5,. . ., 5, it is necessary to ensure the ratio of output signals between adjacent inverter cells 5-, 3 (with the same number of code for each bit) equal to seven. Each of the inverter cells 5, ..., 5 must provide seven signal levels, related to each other as natural numbers: O, ± 1, ± 2, +3. The transfer coefficients of the inverter cells 5, ..., 5 relate to each other according to the law of geometric progression with a denominator equal to 2i + +1, where i is the number of taps in each half of the primary winding 13. The highest voltage ratio of the inverter corresponds to the switching of keys . The next level, lower by one, is ensured by the inclusion of keys 1 and 8, etc. The lowest level, equal to one, corresponds to the inclusion of only keys 7, - and 8. A level equal to zero is provided by the inclusion of a shunt key 11. For example, to ensure the accuracy of variable voltage generation, it is sufficient to use an inverter of three inverter cells 5 5 ,, Sj) with three taps () with a seven-fold number system (base of system P 7). At the same time, the maximum digital capacitance of the generator is equal to VT. Admissible, it is necessary to form the output signal level equal to 161e, where e is the voltage level corresponding to the unit Number 161 B can be represented as follows: 161 е e (3-72 + 2-7 + 0- 7), code 320. In order to realize this number, subject to the in-phase supply of start-up pulses to the same transistors of all inverter cells, it is necessary to apply triggering pulses to the 7z and 8z transistors (147 number) of the higher bit (inverter cell 5d), to the inverter 72 and Sj cells 52 (number 14) and key 11 (O number) of the inverter cell 5. By using a higher base of the number system rather than double or ternary, the device as a whole can be significantly simplified. The combination of inverter cells, nodes 1, 2, 3, and 4, is an amplitude synthesizer for a variable rectangular signal. Additional windings and keys 19-24 are used to synthesize variable functional processes such as sinusoidal, triangular, trapezoidal, etc. When this device operates as follows. A form synthesizer consisting of two groups of i secondary windings in each inverter cell is introduced into the control circuit. In this case, the windings belonging to the same group and one inverter cell contain the same number of turns; windings. belonging to the same group, but different inverter cells, differ in the number of turns a times, where P is the base of the amplitude synthesizer number system. Each group of windings is divided into two equal subgroups: the like windings in each inverter cell belonging to the same subgroup are connected to each other in series, forming intermediate taps, and then both subgroups are connected to each other according to form the average tap. AC keys are connected to the extreme, intermediate, and middle taps. The ratio of turns in each inverter cell between the windings of different groups is equal to the base of the number system chosen for the synthesizer form. The amplitude level of the variable functional voltage is set, as before, by the input control code, and the required form of the voltage is synthesized by varying the switching sequence of the keys 1924 from the secondary windings of the inverter cells. A step approximation of the required voltage waveform is used. The synthesis of the required current voltage level at any time in the output signal period is also based on the use of an odd seven-fold number system, but in this case the number elements are separate windings 15, -18; and the discharges are groups of series-connected windings.