SU1179349A1 - Устройство дл контрол микропрограмм - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОГРАММ, содержащее дешифратор адреса, счетчик импульсов, блок пам ти и элемент И, причем адресный вход устройства соединен с входом дешифратора адреса, отличающеес  тем, что, с целью повышени  достоверности контрол , в него введены регистр сдвига, мультиплексор и первый и второй триггеры, причем вход признака разрещени  работы устройства, вход пуска и вход данных устройства соединены соответственно с информационным входом первого триггера, входом синхронизации регистра сдвига и информационным входом второго триггера, выход которого соединен с входом данных блока пам ти, тактовый вход устройства соединен с первым входом элемента И и входом синхронизации второго триггера, первый, второй, третий и четвертый выходы дешифратора адреса соединены соответственно с входом разрещени  работы мультиплексора, адресным входом мультиплексора , входом начальных установок счетчика импульсов и входом синхронизации первого триггера, выход которого соединен с входом нул  регистра сдвига, первый и второй выходы которого соединены соответственно с нулевым входом первого триггера и вторым входом элемента И, п тый выход дешифратора адреса соединен с входом чтени  блока пам ти и входом вычитани  счетчика импульсов, выход которого соединен (Л с первым входом данных мультиплексора и адресным входом блока пам ти, выход которого соединен с вторым входом данных мультиплексора, выход которого  вл етс  информационным выходом устройства, выход элемента И соединен с входом записи блока пам ти и входом сложени  счетчика импульсов . ее

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  автоматического контрол  цифровых устройств на уровне микрокоманд в реальном масштабе времени.

Цель изобретени  - повышение достоверности контрол .

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - временные диаграммы работы устройства.

Адресный вход 1 устройства соединен с входом 2 дешифратора 3 адреса, вход 4 признака разрешени  работы устройства, вход 5 пуска и вход 6 данных устройства соединены соответственно с информационным входом 7 первого триггера 8, входом 9 синхронизации регистра 10 сдвига и информационным входом 11 второго триггера 12, выход 13 которого соединен с входом данных 14 блока 15 пам ти, тактовый вход 16 устройства соединен с первым входом 17 элемента И 18 и входом 19 синхронизации второго триггера 12, первый 20, второй 21, третий 22 и четвертый 23 выходы дешифратора 3 адреса соединены соответственно с входом 24 разрешени  работы и адресным входом 26 мультиплексора 25, входом 27 начальных установок счетчика 28 импульсов и входом 29 синхронизации первого триггера 8, выход 30 которого соединен с входом 31 нул  регистра 10 сдвига, первый 32 и второй 33 выходы которого соединены соответственно с нулевым входом 34 первого триггера 8 и вторым входом 35 элемента И 18, п тый выход 36 дешифратора 3 адреса соединен с входом 37 чтени  блока 15 пам ти и входом 38 вычитани  счетчика 28 импульсов , выход 39 которого соединен с первым входом 40 данных мультиплексора 25 и адресным входом 41 блока пам ти 15, выход 42 которого соединен с вторым входом данных 43 мультиплексора 25, выход 44 которого  вл етс  информационным выходом устройства , выход 45 элемента И 18 соединен с входом записи 46 блока 15 пам ти и входом 47 сложени  счетчика 28 импульсов.

Устройство работает следуюшим образом.

Устройство дл  контрол  микропрограмм подключаетс  к ЭВМ на правах внешнего устройства с помошью универсальной магистрали св зи. В наборе линий магистрали св зи имеютс  шина адреса и шина данных. Центральный процессор устанавливает на шине адреса магистрали св зи соответствующий адрес устройства и производит с ним обмен информацией по шине данных.

Устройство может работать в режиме последовательного запоминани  информации, поступающей на вход 6 данных устройства и в режиме выдачи накопленной информации на информационный выход 44.

В исходном состо нии первый триггер 8 находитс  в состо нии «О. При этом регистр

сдвига сброшен и на его выходах 33 и 32 соответственно наход тс  состо ни  «О и «1.

Дл  запуска устройства на входе 4 прнзнака разрешени  работы формируетс  состо ние «1, одновременно на адресном входе 1 устройства формируетс  адрес, активизирующий четвертый 23 и третий 22 выходы дешифратора 3 адреса. При этом первый триггер 8 устанавливаетс  в состо ние «1, а счетчик импульсов 28 сбрасываетс  в «О. При поступлении на вход 9 синхронизации регистра сдвига импульса запуска устройства на его выходе 33 устанавливаетс  состо ние «1, при этом разблокируетс  элемент И 18, выполн ющий одновременно функцию линии задержки. При формировании на тактовом входе 16 устройства восход щего фронта импульса информаци , подготовленна  на входе данных 6 устройства , записываетс  во второй триггер 12

и с его выхода поступает на вход 14 данных блока пам ти. Через интервал времени, определ емый задержкой, создаваемой элементом И 18, на его выходе 45, а также на входе 46 записи блока пам ти и на входе 47 сложени  счетчика импульсов формируетс 

задержанный тактовый импульс, при этом информаци , подготовленна  к этому моменту на входе 14, записываетс  в  чейку блока пам ти, адрес которой задаетс  кодом, установленным на адресном входе 41 счетчиком 28 импульсов, после чего текущее значение счетчика увеличиваетс  на единицу. Процесс запоминани  информации, поступающей на вход данных устройства, происходит до тех пор, пока на входе пуска устройства не сформируетс  импульс останова, при этом

, на выходе 32 регистра сдвига сформируетс  «О, который установит первый триггер и регистр сдвига в нулевые состо ни , что приводит к блокировке элемента И 18. Дл  выборки накопленной информации из блока пам ти на адресный вход устройства поступает адрес, который после дещифрации активизирует первый 20 и п тый 36 выходы дешифратора 3. При этом блок пам ти открываетс  дл  выдачи на выход 42 информации из  чейки, адрес которой задаетс  состо нием выхода 39 счетчика импульсов.

Одновременно мультиплексор 25 открываетс  дл  передачи информации со своего второго входа 43 на выход 44. После сн ти  обращени  к устройству выходы 36 и 20 дешифратора адреса возвращаютс  в исходные

Q состо ни . При этом выходы блока 15 пам ти и мультиплексора 25 запираютс , а счетчик импульсов уменьшает свое значение на единицу , подготавлива  тем самым адрес следующей по пор дку  чейки блока пам ти, из которой будет выбрана информаци  при

5 следующем обращении к устройству. Последовательное считывание информации из  чеек блока пам ти производитс  до тех

пор, пока счетчик импульсов 28 не вернетс  в свое исходное (нулевое) состо ние.

Контроль за текущим состо нием счетчика 28 импульсов осуществл етс  путем обращени  к нему по соответствующему адресу, устанавливаемому на адресном входе 1 устройства. При этом активизируютс 

первый 20 и второй 21 выходы дещифратора адреса, которые настраивают мультиплексор 25 на пропуск информации о состо нии счетчика с первого входа 40 мультиплексора на его выход 44. После сн ти  обращени  к счетчику импульсов выходы дещифратора адреса привод тс  в исходное состо ние, а выход мультиплексора запираетс .

30

32

33

пп

16

5

J5

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОГРАММ, содержащее дешифратор адреса, счетчик импульсов, блок памяти и элемент И, причем адресный вход устройства соединен с входом дешифратора адреса, отличающееся тем, что, с целью повышения достоверности контроля, в него введены регистр сдвига, мультиплексор и первый и второй триггеры, причем вход признака разрешения работы устройства, вход пуска и вход данных устройства соединены соответственно с информационным входом первого триггера, входом синхронизации регистра сдвига и информационным входом второго триггера, выход которого соединен с входом данных блока памяти, тактовый вход устройства соединен с первым входом элемента И и входом синхронизации второго триггера, первый, второй, третий и четвертый выходы дешифратора адреса соединены соответственно с входом разрешения работы мультиплексора, адресным входом мультиплексора, входом начальных установок счетчика импульсов и входом синхронизации первого триггера, выход которого соединен с входом нуля регистра сдвига, первый и второй выходы которого соединены соответственно с нулевым входом первого триггера и вторым входом элемента И, пятый выход дешифратора адреса соединен с входом чтения блока памяти и входом вычитания счетчика импульсов, выход которого соединен с первым входом данных мультиплексора и адресным входом блока памяти, выход которого соединен с вторым входом данных мультиплексора, выход которого является информационным выходом устройства, выход элемента И соединен с входом записи блока памяти и входом сложения счетчика импульсов.