Изобретение относитс к оЬласти цифровой вычислительной техники, а именно классу счетчика с произвольным пор дком счета, и может быть использовано в устройствах проверки быстродействующих многоразр дных цифровых блоков, например. Таких как логический анализатор или запоминающее устройство. Известен счетчик на основе регист ра сдвига, в котором пр мой и инверс ный выходы триггера последнего разр да соедин ютс с инверсным и пр мым информационными управл ющими входами первого разр да соответственно lj . Недостатком известного счетчика вл етс больща избыточность, т.е. он имеет относительно малое количество устойчивых состо ний при заданном числе разр дов. Наиболее близким по технической сущности к данному вл етс счетчик, содержащий шину синхронизации, шину сброса и N-разр дов, каждый разр д, кроме первого и последнего, содержит Т-триггер и D-триггер, первый и последний разр ды содержат по одному Т-триггеру, синхровходы всех D-триггеров и Т-триггера первого разр да соединены с шиной синхронизации, D-вход каждого D-триггера соединен с пр мым выходом Т-триггера своего разр да, шина сброса соединена с вх дами установки всех триггеров 2j. Недостатком известного устройств вл етс относительно низкое быстро действие. Цель изобретени - повышение быс . родействи . Поставленна цель достигаетс тем что в счетчик, содержащий шину синхронизации , шину сброса и N разр дов каждый разр д, кроме первого и после него, содержит Т-триггер и ti-триггер, первый и последний разр ды содержат по одному Т-триггеру, синхровходы всех D-триггеров и Т-триггера первого разр да соединены с шиной синхронизации , D-вход каждого D-триггера соединен с пр мым выходом Т-триггера своего разр да, шина сброса соединена с входами всех триггеров, в каждь разр д, кроме первого и последнего введен элемент И,первый вход которого соединен с инверсным выходом Dтриггера своего разр да, второй вход с пр мым выходом Т-триггера своего азр да, а выход - с Т-входом Т-триггера последующего разр да, синхровходы Т-триггеров всех разр дов, наина со второго, соединены с шиной синхронизации, пр мой выход Т-триггера первого разр да соединен с Т-вхоом Т-триггера второго разр да, Твход Т-триггера первого разр да соединен с шиной логической единицы. Т и D-триггеры выполнены на 1-Ктриггерах . На чертеже представлена схема счетчика . Устройство содержит Т-триггеры -1.1 - 1.N, D-триггеры 2.2 - 2.4. шину 3 синхронизации, шину 4 сброса, выходную шину 5.1-5.N разр да, щину 6логической единицы, элемент 7 И. Счетчик содержит в первом и последнем разр де один Т-триггер, а в остальных Т- и D-триггеры, С-входы которых соединены с шиной 3 синхронизации , а R-входы - с шиной 4 сброса , причем пр мые выходы Т-триггеров всех разр дов соединены с соответствук дими выходными шинами 5 разр дов, Т-вход триггера первого разр да соединен с шиной 6 логической единицы, а его пр мой вькод - с Т-входом триггера второго разр да, каждый разр д счетчика, кроме первого и последнего, содержит элемент 7И, первый вход которого соединен с инверсным выходом D-триггера разр да , второй вход - с пр мым вьгходом Т-триггера разр да, а выход - с Твходом Т-триггера последующего разр да , в каждом разр де, кроме первого и последнего, пр мой выход Т- триггера соединен с D-входом D-триггера этого же разр да, при этом Ти D-триггеры вьтолнены на ЗК-триггерах; Т-вход получаетс при 3 К, а D-вход получаетс при 3 К. Перед началом работы на R-входы триггеров по шине 4 приходит сигнал сброса нулевым уровнем, триггеры устанавливаютс в нулевое состо ние. Устройство работает следукнцим образом. По шине синхронизации 3 на С-входы триггеров приход т импульсы счета . На Т-вход 1ГК(Т) триггера первого разр да приходит уровень 1. ЗК(Т)-триггер первого разр да мен ет свое состо ние по концу каждого импульса синхронизации. Сигнал с пр мого выхода 7К(Т)-триггера первого разр да поступает на выход 5 разр да и на Т-К-входы trK(T)-триггера второго разр да. В моменты, когда уровень сигнала на и -К-входах 3 К (Т)-триггера второго разр да единичный, по концу импульса проТ1сходит переключение состо ни триггера. Сигнал с пр мого выхода .1К(Т)-триггера второго разр да с частотой в два раза ниже, чем на выходе первого разр да, поступает на выходную шину 5 второго разр да и на вход элемента 7 второго разр да . Сигналы с пр мого и инверсного выходов триггера поступают на (1-к)-входы 3K(D)-триггера второго разр да, а так как на С-входы fK(D)триггера второго разр да также поступают импульсы синхронизации, то он повтор ет состо ние 1ГК(Т)-триггера второго разр да с задержкой на один такт синхронизации. Сигнал с инверсного вькода ОК(D)-триггера 2 второго разр да .поступает на второй, вход элемента 7 второго разр да. На выходе элемента 7 второго разр да формируют сигналы, положительный фронт которых прив зан к положитель ному фронту сигнала на выходе ЗК(Т)триггера второго разр да, а длителькость равна одному такту синхронизации . Эти сигналы поступают на 0-Квход ЗК(Т)-триггера третьего разр да , разреша его переключение. В моменты, уровень на выходе эле мента 7 второго разр да единичен, по концу импульса синхронизации происходит переключение состо ни (Т)триггера третьего разр да. Сигнал с пр мого выхода ОК(Т)-триггера третье го разр да, имеющий частоту в два раза ниже, чем на выходе второго раз р да, и фронты, сдвинутые на одинС такт синхронизации относительно фронтов на выходе второго разр да, поступает на выход третьего разр да и на вход элемента 7 третьего разр д Сигналы с пр мого и инверсного вы ходов ЦК(Т)-триггера третьего разр да поступают на 1г-К(0)-вход соответственно ЗК(В)-триггера третьего разр да , при этом на его выходах повто р етс состо ние ЗК(Т)-триггера с задержкой на один такт синхронизации Сигнал с инверсного выхода 3K(D)триггера третьего разр да поступает. 394 на второй вход элемента 7 третьего разр да. На выходе элемента 7 третьего разр да формируютс сигналы единичного уровн , положительный фронт которых прив зан к положительному фронту сигналов на выходе ЗК(Т)-триггера третьего разр да, а длительность равна одному такту синхронизации, Этот сигнал поступает на (Т)-вход ЗК(Т)-триггера четвертого разр да, Работа четвертого и последующих разр дов происходит так же, как и третьего, В последнем разр де .IK(D)-триггер отсутствует, так как в нем не требуетс формировать сигнал разрешени переключени дл последующего разр да . Сигнал на выходной шине 5 каждого разр да предложенного счетчика имеет частоту в два раза ниже, чем на выходной шине 5 предыдущего разр да, а его фронты сдвинуты на один такт синхронизации относительно положительного фронта сигнала на выходной шине 5 предьщущего разр да. Код на выходах счетчика дл четырех разр дов привед в таблице. Технико-экономический эффект данного устройства св зан с большим быстродействием, так как в нем, как и в счетчиках на основе регистра сдвига, быстродействие определ етс только параметрами используемого счетного триггера и элемента И и не зависит от числа разр дов. Если же первые IK(Т)-триггеры выполнить , с двум tl-входами и двум К-входами, то элемент И становитс ненужным и быстродействие счетчика будет определ тьс только быстродействием используемых триггеров. Счетчикимеет регул рную структуру , т.е. можно выполнить первый последний разр д так же, как и стальные, с двум триггерами и элементом И (это на работу счетчика не повли ет). При этом из нескольих однотипных малоразр дных счетиков , например четьфехразр дньк, ожно построить без использовани ополнительных элементов счетчик с . юбым количеством разр дов и таким е быстродействием, как у калораз дного .