SU1150743A1 - Адаптивный умножитель частоты следовани импульсов - Google Patents

Abstract

1. АДАПТИВНЫЙ УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий два элемента задержки, вход первого из которых соединен с входной шиной , два элемента И-НЕ, элемент И и два элемента ИЛИ, первый вход первого из которых соединен с выходом элемента И, отличающийс  тем, что, с целью расширени  динамического диапазона умножаемых частот следовани  импульсов, в него введены счетчик импульсов, преобразователь код- напр жение, регулируема  лини  задержки, элемент ИЛИ-НЕ и два инвертора, вход первого из которых соединен с выходом первого элемента задержки, а выход - с первыми входами первого элемента И-НЕ и элемента ИЛИ-НЕ (непосредственно и через последовательно соединенные второй элемент задержки и второй инвертор - с вторым входом элемента ИЛИ-НЕ, выход которого соединен с вторым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ-НЕ, выход которого соединен с первым входом счетчика импульсов, второй вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с первым входом элемента И, с выходной шиной и с выходом регулируемой линии задержки , второй вход - с BTOpbiM входом элемента И и с выходом первого элемента И-НЕ, второй вход которого соединен с входной шиной, причем импульсный вход регулируемой линии задержки соединен с выходом первого элемента ИЛИ, вход управлени  - с выходом преобразовател  код-напр жение, кодовые входы которого соединены с соответствуюш .ими выходами счетчика импульсов . 2. Умножитель по п. 1, отличающийс  тем, что регулируема  лини  задержки содержит многоотводную линию задержки, вход которой соединен с импульсным входом, а выходы через коммутатор подключены к первой интегрирующей цепочке, состо щей из соединенных последовательно резистора, конденсатора и варикапа, выход которой через первый инвертор соединен с входом второй, аналогичной первой, интегрирующей цепочСП ки, выход которой через второй инвертор соединен с выходом регулируемой линии задержо ки, управл ющий вход которой через соответствующие резисторы подключен к точкам 4 соединени  конденсатора и варикапа первой оо и второй интегрирующих цепочек..

Description

Изобретение относитс  к импульсной технике и может быть использовано в измерительной технике, автоматике и телемеханике .

Известен умножитель частоты следовани  импульсов, содержащий N -f 1 последовательно включенных ждущих мультивибраторов , многовходовый логический элемент И-НЕ, инвертор, второй элемент И-НЕ и логический элемент неравнозначности 1.

Недостатками данного устройства умножител   вл ютс  низка  фазова  стабильность и сложность, увеличивающа с  с коэффициентом умножени  за счет соответствующего увеличени  числа ждущих мультивибраторов , что и определ ет его малый динамический диапазон.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство, содержащее первый и второй одновибраторы , первый и второй элементы равнозначности , п ть элементов И-НЕ, четыре элемента ИЛИ, а также первый и второй элементы задержки, причем вход первого элемента задержки соединен с входной шиной устройства и первым входом первого элемента равнозначности, выход которого подключен к первым входам первого и второго элементов ИЛИ, вторые входы которых подключены соответственно к инверсному и пр мому выходам п того элемента И-НЕ, первый вход которого соединен с управл ющим входом устройства, а второй вход подключен к выходу второго элемента задержки и к первому входу второго элемента равнозначности , выход которого подключен к первым входам третьего и четвертого элементов ИЛИ, вторые входы которых подключены соответственно к пр мому и инверсному выходам п того элемента И-НЕ, а выходы с первого по четвертый элементов ИЛИ подключены соответственно к первым входам первого, второго, третьего и четвертого элементов И-НЕ, причем выход первого элемента ИНЕ подключен ко второму входу третьего элемента И-НЕ, выход которого через первый одновибратор подключен ко второму входу второго элемента И-НЕ, выход которого подключен ко второму входу четвертого элемента И-НЕ, выход которого через второй одновибратор подключен ко второму входу первого элемента И-НЕ 2.

Это устройство обладает больщей конструктивной и эксплуатационной простотой и более высокой стабильностью фазы следовани  выходных импульсов. Однако в услови х климатических изменений в широком диапазоне (температуры, влажности), а также в результате старени  элементов устройства , привод щих к изменению длительности импульсов одновибраторов и задержек других элементов, стабильность фазы выходных импульсов оказываетс  недостаточно

высокой из-за накоплени  фазовой ошибки в интервале половины периода входного сигнала . Кроме того, отклонение скважности входных импульсов от двух также приводит к фазовой ошибке. Указанные факторы ограничивают динамический диапазон умножаемых частот следований импульсов при малой фазовой ошибке.

Цель изобретени  - расширение динамического диапазона умножаемых частот следовани  импульсов.

Поставленна  цель достигаетс  тем, что в адаптивный умножитель частоты следовани  импульсов, содержащий два элемента

2 задержки, вход первого из которых соединен со входной шиной, два элемента И-НЕ, элемент И и два элемента ИЛИ, первый вход первого из которых соединен с выходом элемента И, введены счетчик импульсов, преобразователь код-напр жение, регулируема 

0 лини  задержки, элемент ИЛИ-НЕ и два инвертора, вход первого из которых соединен с выходом первого элемента задержки, а выход - с первыми входами первого элемента И-НЕ и элемента ИЛИ-НЕ непосредственно и через последовательно соединенные второй элемент задержки и второй инвертор - со вторым входом элемента ИЛИНЕ , выход которого соединен со вторым входом первого элемента ИЛИ и с первым входом второго элемента И-НЕ, выход которого

0 соединен с первым входом счетчика импульсов , второй вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с первым входом элемента И, с выходной шиной и с выходом регулируеМ .ОЙ линии задержки, второй вход - со вторым входом элемента И и с выходом первого элемента И-НЕ, второй вход которого соединен со входной шиной, причем импульсный вход регулируемой линии задержки соединен с выходом первого элемента ИЛИ, вход управлени  - с выходом преобразовател  код-напр жение, кодовые входы которого соединены с соответствующими выходами счетчика импульсов.

Регулируема  лини  задержки адаптивного умножител  частоты следовани  импульсов содержит многоотводную линию задержки , вход которой соединен с импульсным входом, а выходы через коммутатор подключены к первой интегрирующей цепочке , состо щей из соединенных последоваQ тельно резистора, конденсатора и варикапа, выход которой через первый инвертор соединен со входом второй, аналогичной первой , интегрирующей цепочки, выход которой через второй инвертор соединен с выходом регулируемой линии задержки, управл ющий вход которой через соответствующие резисторы подключен к точке соединени  конденсатора и варикапа первой и второй интегрирующих цепочек.

На фиг. 1 приведена структурна  электрическа  схема предлагаемого устройства; на фиг. 2-4 - временные диаграммы, по сн ющие его работу.

Адаптивный умножитель частоты следовани  импульсов содержит два элемента 1 и 2 задержки вход первого из которых соединен со входной шиной 3, два элемента И-НЕ 4 и 5, элемент И 6 и два элемента ИЛИ 7 и 8, первый вход первого из которых соединен с выходом элемента И 6, счетчик 9 импульсов, преобразователь 10 код-напр жение , регулируемую линию задержки 11, элемент ИЛИ-НЕ 12 и два инвертора 13 и 14, вход первого из которых соединен с выходом первого элемента 1 задержки, а выход - с первыми входами первого элемента И-НЕ 4 и элемента ИЛИ-НЕ 12 непосредственно и через последовательно соединенные второй элемент 2 задержки и второй инвертор 14 - со вторым входом элемента ИЛИ-НЕ 12, выход которого соединен со вторым входом первого элемента ИЛИ 7 и с первым входом второго элемента И-НЕ 5, выход которого соединен с первым входом счетчика 9 импульсов , второй вход которого соединен с первым входом второго элемента ИЛИ 8, первый вход которого соединен с первым входом элемента И 6, с выходной шиной 15 и с выходом регулируемой линии задержки 11, второй вход - со вторым входом элемента Ибис выходом первого элемента И-НЕ 4, второй вход которого соединен со входной шиной 3, причем импульсный вход регулируемой линии задержки 11 соединен с выходом первого элемента ИЛИ 7, вход управлени  - с выходом преобразовател  10 код-напр жение, кодовые входы которого соединены с соответствующими выходами счетчика 9 импульсов, регулируема  лини  задержки 11 содержит многоотводную линию задержки 16, вход которой соединен с импульсным входом, а выходы через коммутатор 17 подключены к первой интегрирующей цепочке (интегрирующие цепочки состо т из соединенных последовательно резистора 18-1, (18-2), конденсатора 19-1 (19-2) и варикапа 20-1 (20-2). Выход первой интегрирующей цепочки через первый инвертор 21 соединен со входом второй интегрирующей цепочки, выход которой через второй инвертор 22 соединен с выходом регулируемой линии задержки, управл ющий вход которой через соответствующие резисторы 23-1 (23-2) подключен к точке соединени  конденсатора и варикапа первой и второй интегрирующих цепочек.

Устройство работает следующим образом .

Входна  последовательность импульсовна щине 3 (фиг. 2 а) задерживаетс  и инвертируетс  с помощью элемента 1 и инвертора 13 (фиг. 26), а также элемента 2 и инвертора 14 (фиг. 2 в). При этом на выходе элемента 4 формируютс  отрицательные и положительные импульсы п(фиг. 2 г, д) соответственно , длительность которых равна 5 величине задержек импульсов в соответствующих элементах задержки, в качестве которых можно использовать интегрирующие цепочки или одну или несколько пар э лементов НЕ. Задержку устанавливают в соответствии с максимальной величиной фазовой ощибки выходных импульсов, накопленной в интервале одного периода следовани  входных импульсов при любых допустимых климатических и временных услови х эксплуатации. Коэффициент К умножени  устанавливают с помощью коммутатора 17, коммутирующего соответствующий отвод многоотводной линии задержки 16 и первой интегрирующей цепочки, содержащей резистор 18-1, конденсатор 19-I и варикап 20-1. Эта цепочка вместе с последовательно соединенной с ней через инвертор 21 второй интегрирующей цепочкой, содержащей резистор 18-2, конденсатор 19-2 и варикап 20-2, совместно с инвертором 22 позвол ет плавно регулировать задержку импульсов,

5 проход щих через коммутатор 17. Подключени  второй интегрирующем цепочки и инверторов обусловлены, во-первых, необходимостью расширени  диапазона изменени  задержки импульсов, а во-вторых, требованием уравнивани  задержек переднего и зад0 него фронтов импульсов, так как задержки переднего и заднего фронтов одной интегрирующей цепочкой не равны.

Регулировка задержки обеспечиваетс  подачей напр жени  на управл ющий вход регулируемой линии задержки 11, которое

через резисторы 23-1 и 23-2 поступают на варикапы 20-1 и 20-2 соответственно, емкость перехода которых зависит от этого напр жени .

Дискретные значени  задержки, обеспечиваемые многоотводной линией задержки 16, устанавливаютс  таким образом, чтобы при отсутствии фазовой ощибки управл ющее напр жение на варикапах соответствовало середине их рабочей характеристики при усредненных температурах и других параметрах среды, что позвол ет как увеличивать, так и уменьшать задержку импульсов , проход щих через регулируемую линию задержки 11. Если задержка t импульсов равна требуемой величине to

0 . где fer - частота следовани  входных импульсов, то напр жени  на выходах элементов 6 и 7 и шине 15 принимают вид, изображенный на фиг. 2е,ж,з соответственно . Фаза этих импульсов устанавливаетс  в моменты ti с помощью импульсов

5 коррекции с выходов элементов 7 и 12, изображенных на фиг. 2г,д соответственно, а их скважность равна двум независимо от скважности входных импульсов.

Если (,, то диаграммы напр жений, изображенные на фиг. 2 г, д, е, ж, з принимают вид, изображенный на фиг. 3 г, д, е, ж, 3 соответственно, а на выходе элемента 5 в момент ti по вл етс  отрицательный импульс (фиг. Зк), который увеличивает число п записанное в счетчике 9, на единицу. При этом соответственно повышаетс  напр жение на выходе преобразовател  10, в результате чего снижаетс  емкость варикапов 20-1 и 20-2, и, соответственно, уменьшаетс  задержка t. Если t все еше больше to, то на следующем периоде этот процесс повтор етс ,- увеличива /число п еще на единицу . Процесс повтор етс  до тех пор, пока t не становитс  равным tp, при этом на выходах элементов 5 и 8 - единичный потенциал (фиг. 2 к, и соответственно).

Если (фиг. 4), то на выходе элемента 8 формируетс  отрицательный импульс (фиг. 4«), уменьшающий число п на единицу

в результате чего увеличиваетс  емкость варикапов 20-1 и 20-2, что в конечном итоге устран ет фазовую ошибку.

Использование предлагаемого устройства позвол ет практически исключить фазовую ошибку выходных импульсов при любом уходе параметров элементов устройства, вызванных климатическими и временными факторами , измен ющимис  в допустимых пределах . В устройстве-прототипе фазова  ошибка не исключена и возрастает с расширением диапазона изменений параметров, а в некоторых случа х может привести к изменению (скачком) коэффициента умножени .

Таким образом, предлагаемый адаптивный умножитель частоты следовани  импульсов позвол ет увеличить динамический диапазон умножаемых частот следовани  импульсов .

И

ti

фиг. 2

Claims (2)

1. АДАПТИВНЫЙ УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий два элемента задержки, вход первого из которых соединен с входной шиной, два элемента И-НЕ, элемент И и два элемента ИЛИ, первый вход первого из которых соединен с выходом элемента И, отличающийся тем, что, с целью расширения динамического диапазона умножаемых частот следования импульсов, в него введены счетчик импульсов, преобразователь код— напряжение, регулируемая линия задержки, элемент ИЛИ-HE и два инвертора, вход первого из которых соединен с выходом первого элемента задержки, а выход — с первыми входами первого элемента И-НЕ и элемента ИЛИ-HE непосредственно и через последовательно соединенные второй элемент задержки и второй инвертор — с вторым входом элемента ИЛИ-HE, выход которого соединен с вторым входом первого элемента ИЛИ и с первым входом второго элемента

ИЛИ-HE, выход которого соединен с первым входом счетчика импульсов, второй вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с первым входом элемента И, с выходной шиной и с выходом регулируемой линии задержки, второй вход — с вторым входом элемента И и с выходом первого элемента И-НЕ, второй вход которого соединен с входной шиной, причем импульсный вход регулируемой линии задержки соединен с выходом первого элемента ИЛИ, вход управления — с выходом преобразователя код—напряжение, кодовые входы которого соединены с соответствующими выходами счетчика импульсов.

2. Умножитель по π. 1, отличающийся § тем, что регулируемая линия задержки содержит многоотводную линию задержки, вход которой соединен с импульсным входом, а выходы через коммутатор подключены к первой интегрирующей цепочке, состоящей из соединенных последовательно резистора, конденсатора и варикапа, выход которой через первый инвертор соединен с входом второй, аналогичной первой, интегрирующей цепочки, выход которой через второй инвертор соединен с выходом регулируемой линии задержки, управляющий вход которой через соответствующие резисторы подключен к точкам соединения конденсатора и варикапа первой и второй интегрирующих цепочек..

SU „„ 1150743