. Изобретение относитс к вычислительной технике и может быть использовано в специализированных процессо pax дл организации ортогональной пам ти со считыванием строк или столбцов. Известно буферное запоминающее устройство, содержащее матрицу из запоминающих элементов с чтением строк или столбцов, входные клапаны записи и выходные клапаны чтени ij Недостаток этого устройства заклю чаетс в низкой производительности, так как сначала производитс загрузка пам ти, а затем считьюание записанного массива. Наиболее близким техническим решением к изобретению вл етс буферное запоминающее устройство, содержащее матрицу из запоминающих элементов /триггеров), соединенных цеп ми сдвига по вертикали и цеп ми сдвига по горизонтали, входные клапа ны записи, выходные клапаны чтени и узел местного управлени с входными шинами дл подачи команды, строба сопровождени информации и синхронизации и выходными шинами разрешени записи, разрешени чтени и строба приема, причем управл ющие входы всех триггеров матрицы соедин ны с шиной управлени приемом узла местного управлени , входы клапанов записи соединены с информационными входами устройства, управл ющие входы этих клапанов соединены с шиной разрешени записиэ а выходы клапанов записи соединены в соответ ствующем пор дке с входами пара.п лельного приема триггеров первой .строки матрицы, управл ющие входы клапанов чтени соединены с пшной разрешени чтени , выходы эт11х клапанов вл ютс выходами устройства 2. Недостатком известного устройств вл етс низка производительность поскольку при обработке каждого массива необходимо затрачивать врем на загрузку этого массива,при чем эту загрузку нельз начинать до того, пока пам ть не освободитс полностью. Цель изобретени - повьш1ение быстродействи устройства путем совмещени .процесса чтени хранимого массива и одновременного приема .следующего массива. Поставленна цель достигаетс тем, что в буферное устройство. 1 2 содержащее накопитель, вьшолненный в виде матрицы триггеров, группы элементов И и блок местного управлени , причем выход каждого триггера всех строк, кроме первой, и всех столбцов матрицы, кроме последнего, соединен с первым информационным входом предьщущего триггера одноименной строки матрицы и с вторым информационным входом триггера последующей строки матрицы, выход каждого триггера первого столбца матрицы, кроме последнего, соединен с вторым информационным входом последующего триггера, управл ющие входы триггеров соединены с выходомстроба приема и выходом раз решени записи блока местного управлени , выходы элементов И первой группы соединены с вторыми информационными входами триггеров первой строки матрицы , управл ющие входы эле чентов И второй группы соединены с выходом разрешени чтени блока местного управлени , а выходы вл ютс выходами устройства, введены коммутаторы , причем первые информационные входы коммутаторов с первого по последний подключены к выходам триггеров первого столбца матрицы с последнего по первый, вторые информационные входы коммутаторов соединены с выходами триггеров последней строки матрицы, управл ющие входы коммутаторов подключены к выходу управлени приемом блока местного управлени , выходы элементов И первой группы с первого по последний соединены с первыми информационными входами триггеров последнего столбца матрицы с. последнего по первый. Блок местного управлени содержит триггеры с первогоПО третий, первый и второй элементы И и первый и второй счетчики, причем выходы первого счетчика подключены к одним из входов элементов И, другой вход первого элемента и соединен с выходом третьего триггера выход второго элемента И подключен к счетному входу второго счетчика, выход которого соединен со счетным входом первого счетчика5 установочный вход которого и входы триггеров вл ютс одним из входов блока, другими входами которого вл ютс другие входы второго элемента И, а выходами выходы первого и второго триггеров И элементов И. На фиг. 1 представлена функциональна схема буферного запоминающего устройства; на фиг. 2 - структурна схема блока местного управлени Буферное запоминающее устройство (фиг. 1 содержит накопитель, вьшолненный в виде матрицы триггеров Ь|- 1, первую группу элементов И 2f,, коммутаторы 3 - 3,, вторую группу элементов И А.- 4„, блок 5 местного управлени , входы 6 и выхо ды 7. Блок 5 местного управлени имеет вход 8 команды, вход 9 стробасопро вождени информации и вход 10 синхронизации . На выходах узла 5 формируютс сигналы, постзшающие на шины разрешени , выходы; записи 11, разреше ни чтени 12, управлени приемом 13 и строба-приема 14. Блок 5(фиг. 2 содержит три триггера 15-17, первый счетчик 18, служащий дл приема команды, причем в первый триггер 15 принимаетс признак записи, во второй триггер 16 - признак чтени , в третий триггер 17 - признак режима обращени . В счетчик 18, работающий в режим вычитани , заноситс код числа под массивов . Кроме того, блок 5 содержит второй счетчик 19, первьй 20 и второй 21 элементы И. Счетчик 19 предназначен дл подсчета числа сдвигов в матрице и содержит tJ разр дов, где . Команда, поступающа на вход 8 устройства, содержит 3 + (l ) разр дов, где максимальное числ подмассивов, обрабатываемых; одной командой. Первые три разр да команДы представл ют собой признаки запи си, чтени и режийа обращени соответственно . Остальные разр ды вл ю с кодом начальной установки счетчи ка 185 при этом старший разр д этог счетчика всегда устанавливаетс в М, а код в остальных разр дах равен числу обрабатываемых подмасси вов минус единица. Старший разр д счетчика 18 испол зуетс как признак окончани обрабо ки.: после К;+ 1) -го вычитани содержимое счетчика 18 принимает ви 01111...ПП, и значение О старше го разр да блокирует формирование строба приема. Устройство работает следующим образом. Перед началом работы все триггеры 1(- If, и счетчик 18 устанавливаютс в нулевое состо ние, а в счетчик 19 заноситс значение 1 цепи начальной установки не показаны). Поступивша на вход 8 команда принимаетс в триггеры 15-17 и счетчик 18. Наличие 1 в триггерах 15 и 16 означает вьтолнение совмещенной операции чтени хранийого массива и записи нового массива. Признак обращени в триггере 17 имеет следующий смысл: О - запись и чтение по строкам; 1 -.запись по строкам, чтение по столбцам. В счетчи се 18 находитс код числа подмассивов.В общем случае . обрабатываютс массивы, превышающие объем матрицы, при этом массив делит с на подмассивы, равные по величине объему матрицы, и весь период обработки делитс на циклы: в течение каждого цикла обрабатываетс один подмассив. Код числа подмассивов заноситс в счетчик 1В, причем в старший разр д заноситс i. Пусть на вход блока 5 поступила команда вида И 11000...0100, котора означает, что требуетс произвести операцию совмещенного чтени записи, причем запись требуетс произвести по строкам, а чтение - по столбцам. Количество обрабатываемых подмассивов равно 5. После приема этой команды на выходе блока 5 формируютс сигналы разрешени записи (выход 11), разрешени чтени {выход 12)и сигнал управлени приемом О, т.е. первый цикл записи производитс по строкам. Сигнал разрешени записи открьшает элементы И 2.., сигнал разрешени чтени - элементы И 4.- 4п, сигнал управлени приемом поступает на входы триггеров 1„- 1. Таким образом , матрица подготовлена к приему информации. Далее проивводитс начальна загрузка первого, псдмассива: при этом на вход 6 устройства поступают строки информации, сопровождаемые по входу 9 стробом. По этому стробу формируетс строб пр.иема на выходе 14 блока 5, который производит прием информации в триггеры 1,- 1 по вторым информационным входам. При этом по первому стробу приема перва строка записываемого масг сива заноситс в первую строку матS рицы, по второму стробу приема втора строка информации перемещаетс во вторую строку матрицы (триггеры гГ Zfi первую строку матрицы заноситс втора строка информацииj по третьему стробу приема перва строка информации продвигаетс в третью строку матрицы (триггеры 1.Цп1 втора строка информации - во вторую строку матрицы, а треть строки информации принимаетс в первую строку матрицы и так далее ДОполного заполнени матрицы через п тактов. Счетчик 19 считает сигналы сдвига и после (n-l)-ro сдвига, когда вс матрица заполнена, приходит в нулево состо ние, при этом на выходе счетчи ка 19 по вл етс сигнал переноса, который поступает на вход счетчика 18. Состо ние младшего разр да счетчика 18 мен етс на противоположное, в данном случае становитс равным 1. В результате на выходе 13 блока 5 по витс сигнал I, что означает изменение режима приема в матрицу в следующем цикле, а именно чтение/за пись производитс по столбцам матриц Затем производитс второй цикл об работки: первый подмассив, занесенны в матрицу, считываетс по столбцам, а второй - записываетс в матрицу по столбцам на освобождающиес в резуль тате последовательных сдвигов места матрицы. По окончании второго цикла (через и тактов полностью счйтьгоает с первьщ подмассивS а второй - за-. писываетс в транспонированном виде . При этом счетчик -19 выдает-очеред НОЙ сигнал переноса, и младший раз226 р д счетчика 18 переходит в состо ние О. В следующем, третьем, цикле считываетс второй подмассив и запи сываетс третий подмассив в пр мом, нетранспонированном виде и так далее до полной обработки всех подмассивов. в соответствии с кодом числа подмассивов в счетчике 18. Состо ние .счетчика 18 измен етс в каждом цикле на 1, при этом в каждом цикле чтени запись производитс поочередно в соответствии со значением младшего разр да счетчика 18. Обработка массива заканчиваетс , когда счетчик 18 переходит в состо ние 011...1, и сигнал с выхода старшего разр да счетчика 18 закрывает элемент И 21 тем самым прекраща формирование импульсов сдвига. Таким образом, путем совмещени Ч ени одного массива -с одновременной записьй следующего достигнуто существенное (в 2 раза повьшение быстродейст-ВИЯ устройства. Затраты аппаратуры : незначительны по сравнению с объемом матрицы., Предлагаемое буферное запоминающее устройство имеет применение в цифровой обработке сигналов, коррел ционном анализе, а также дл вычислени по алгоритму быстрого преобразовани Фурье, Повьшение быстродействи устройства позволит существенно увеличить производительность всей вычислительной системы в целом, так .как простои вычислительного оборудовани , св заннь е с загрузкой матрицы, сведены к минимуму.
-Tlj-i .J/
Фи.2