SU1109803A1 - Блок формировани тактирующих сигналов дл доменного запоминающего устройства - Google Patents

Abstract

БЛОК ФОРМИРОВАНИЯ ТАКТИРУЮЩИХ СИГНАЛОВ ДЛЯ ДОМЕННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий счетчик тактов и дешифратор, входы которого соединены с выходами счетчика тактов, о т л и ч а ю ц и и .с   тем, что, с целью повышени  надежности блока, он содержит счетчик врилени, три элемента ИЛИ, три элемента И и триггер, причем один из входов счетчика тактов соединен с выходом первого элемента ИЛИ, первый и второй.входы которого  вл ютс  соответственно первым и вторым входом блока, другой вход счетчика тактов соединен с выходом первого элемента И первый вход котйрого подключен к выходу счетчика времени, а второй вход - к выходу триггера, один иЭ входов которого соединен с выходом второго элемента ИЛИ, первый вход которого  вл етс  третьим входом блока, а второй вход подключен к выходу втсч; ого элемента И, первый и второй входы которого  вл ютс  соответственно четвертым и п тым входсши блока, второй вход триг гера с выходом третьего элемента ИЛИ, первый вход которого соеди нен с первым входом первого элемента ИЛИ, а -второй вход - с выходом третьего элемента И, первый вход которого соединен с выходом счетчика времени , второй вход  вл етс  шестым вхо- g дом блока, а третий вход соединен с выходом дешифратора. СО 00 о со

Description

, Изобретение относитс  к вычислительной технике и может быть исполь зовано при построении устройств хра нени  ди скретной информации на цили рических магнитных доменах (ЦМД). Известно устройство пп  формировани  тактирующих сигналов из после довательности импульсов, содержащее счетчик и дешифратор t Недостатком этого устройства  вл етс  низка  надежность и узкие функ циональные возможности, не позвол ю щие использовать его дл  формировани  тактирующих сигналов в доменных запоминающих устройствах. Наиболее близким техническим решением к изобретению  вл етс  преоб разователь последовательности импул сов в одиночные пр моугольные импул сы, содержащий элемент задержки, вы ход которого соединен с первым вход первого элемента И, выход которого подключен к установочному входу три гера, второй и третий элементы И, элемент НЕ, вход которого соединен с входом элемента задержкии вторым входом первого элемента И, первый вход которого подключен к первому входу второго элемента И, второй вход второго -элемента И соединен с выходом элемента НЕ, выход второго элемента И - с одним из входов трет го элемента И, другой вход которого подключен к выходу триггера, счетный вход Которого соединен с выходом третьего элемента И 2. Цикл работы доменного запоминающего устройства состоит из Последовательности тактов, в каждом из которых на доменную микросборку воздействуют определенные импульсы управлени . Дл  формировани  этих импульсов управлени  в соответствии с временной диаграммой работы микросборки необходимо из последовател-ьно ти сигналов выделить определенные тактирующие сигналы. Причем при работе доменного запоминающего устройства возможны режимы, когда управл ющее магнитное поле определ ет перемещение доменов в информационных и общих регистрах, а сигналы, обуславливающие режимы записи и считывани  информации, на микросборку не подаютс  (сигналы ввода-вывода информации , генерации, аннигил ции, репликации, детектировани ), что со:5тветствует отсутствию тактирующих сигналов. Вследствие этого устройство формировани  тактирующих сигналов должно иметь возможность устанавли ватьс  в 0 асинхронно дл  обеспечени  однократного обращени  к запоминающему устройству при его регулировке , так и синхронно устанавли вАтъс  в О по сигналу с контроллера в соответствий с временной диаграммой работы эапокмнающего устройства . При осуществлении режимов считывани  и записи информации в запоминающем устройстве необходимо иметь возможность запускать устройство формировани  тактирующих сигналов как асинхронно,, так и синхронно по сигналу контроллера, причем формирование тактирующих сигналов необходимо обеспечить синхронно с поступлением сигналов формировани  вращающего магнитного пол , сдвигеиощего домены. Этими возможност ми известное устройство не обладает, что и  вл етс  его недостатком . Целью изобретени   вл етс  повышение надежности блока формировани  тактирующих сигналов дл  доменного запоминающего устройства. Поставленна  цель достигаетс  тем, что блок формировани  тактирующих сигналов дн  доменного запоминающего устройства, содержащий счетчик тактов и дешифратор, входы которого соединены с выходами счетчика тактов, содержит счетчик времени, три элемента ИЛИ, три элемента И и триггер, причем один из входов счетчика тактов соединен с выходом первого элемента ИЛИ, первый и второй входы которого  вл ютс  соответственно первым и вторым входом блока, другой вход счетчика тактов соединен с выходом первого элемента И, первый вход которого подключен к выходу счетчика времени , а второй вход - к выходу триггера , один иэ входов которого соединен с выходом второго элемента ИЛИ, первый вход которого  вл етс  третьим входом блока, а второй вход подключен к выходу второго элемента И, первый и второй входы которого  вл ютс  соответственно четвертым и п тым входами блока, второй вход триггера соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с первым входом первого элемента ИЛИ, а второй вход - с выходом третьего элемента И, первый вход которого , соединен с выходом счетчика времени, второй вход  вл етс  шестым входом блока, а третий вход соединен с выходом дешифратора. На чертеже изображена блок-схема предложенного устройства. Блок формировани  тактирующих сигалов дл  доменного запоминающего устройства содержит счетчик 1 тактов, выходы которого подключены к выходам дешифратора 2, счетчик 3 времени, элемент ИЛИ 4, выход которого соединен с одним из входов счетчика 1 тактов , первый вход элемента ИЛИ 4,  вл ющийс  первым входом блока, подключен к цмне 5 сигнала .асинхронного установа в О, второй его вход,  вл ющийс  вторым входом блока, - к шине 6 синхроустанова в О, другой вход

Claims (1)

1. БЛОК ФОРМИРОВАНИЯ ТАКТИРУЮЩИХ СИГНАЛОВ ДЛЯ ДОМЕННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий счетчик тактов и дешифратор, входы которого соединены с выходами счетчика тактов, отличающийся тем, что, с . целью повьаиения надежности блока, он содержит счетчик времени, три элемента ИЛИ, три элемента И и триггер, причем один из входов счетчика тактов соединен с выходом первого элемента ИЛИ, первый и второй.входы которого являются соответственно первым _t и вторым входом блока, другой вход счетчика тактов соединен с выходом первого элемента И, первый вход которого подключен к выходу счетчика времени, а второй вход - к выходу триггера, один из входов которого соединен с выходом второго элемента ИЛИ, первый вход которого является третьим входом блока, а второй вход подключен к выходу второго элемента Й, первый и второй входа которого являются соответственно четвертым и пятым входами блока, второй вход триггера соединен с выходом третьего эле- § мента ИЛИ, первый вход которого соеди-» йен с первым входом первого элемента I//1 ИЛИ, а второй вход - с выходом тре- iZL· тьего элемента И, \ первый вход которого соединен с выходом счётчика вре- I мени, второй вход является шестым вхо· g дом блока, а третий вход соединен с выходом дешифратора.