f 11 Изобретение относитс к цифровым системам передачи и автоматической о работки данных и может быть исполь-. зовано дл синхронизации кодовых сло в цифровых системах передачи данных. Известны коррел ционные устройств дл кодовых комбинаций из потока циф ровой информации. Существуют два спо соба построени таких устройств: аналоговый и цифровой. Известно коррел ционное устройств в котором цифрова бинарна информаци проходит через многоразр дный последовательный регистр сдвига. Каждый разр д регистра имеет два выхода:пр мой и инвертированный. С помощью схемы сравнени прин та информаци поразр дно сравниваетс с опорным словом. При совпадении разр дов формируетс Единица, при несовпадении - Нуль. Выходы схемы сравнени подключены к аналоговой суммирующей схеме, котора формирует сигнал с амплитудой, пропорциональ- . ной весу комбинации, поступающей на ее вход. Этот сигнал подаетс на компаратор, где сравниваетс с пороговым напр жением. В результате срав нени принимаетс решение об обнару жении кодового слова СПНедостатками данного устройства вл ютс .необходимость предварительной настройки порога и обеспечени его стабильности в течение длительного времени.. Наиболее близким по технической сущности к предлагаемому вл етс коррел ционное устройство, содержащее триггерный регистр, выходы триггеров каждого разр да которого соеди нены с разр дной схемой совпадени , второй вход которой соединен со схемой задани значени разр дного кола , выходы схемы совпадени подключены к входу ключа совпадени коДов, и через инвертор - к входу ключа несовпадени кодов, триггер блокировки ключей, разр дные линии задержки, схему ИЛИ и счетчик импульсов, приче входы ключей совпадени и несовпадеНИН кодов в каждом разр де соединены между собой, один из входов ключа несовпадени последующего разр да со единен с выходом ключа совпадени предыдущего разр да, второй вход кгпо ча несовпадени соединен с выходом линии задержки предыдущего разр да, подключенной входом х разр дному клю чу несовпадени , триггер блокировки подключен ко всем ключам, первый его вход соединен с источником импульсов опроса, второй вход подключен к счетчику , соединё1гному с выходом ключа совпадени старшего разр да, второй вход счетчика подключен к схеме ИЛИ, соединенной с выходами разр дных линий задержки 12а. В указанном устройстве при реализации его на интегральных микросхемах каждый разр д содержит не менее дзхх корпусов (по четверти корпуса приходитс на триггер, регистра сдвига, схему совпадени кодов - сумматор по модулю два и инвертор, каждый раз .р дный ключ содержит двухвхоловый элемент ИЛИ и тре;хвходовый элемент И, а лини задержки может быть выполнена на двух триггерах 0,5 - 1 корпуса), причем на разр дные ключи совпадени и несовпадени приходитс не менее одного корпуса, что при большом числе разр дов усложн ет устройство, делает его громоздким и понижает надежность. Кроме Того, при большом числе разр дов и ненормированности времени задержки импульса в разр дных ключах совпадени и несовпадени кодов и в разр дных лини х задержки врем задержки импульса синхронизации на выходе устройства относительно импульсов опроса на входе устройства не одинаково в устройствах , выполненных по одной и той же схеме, что при высокой скорости передачи информации (малой длительности элемента информации) может оказатьс существенным недостатком устpoi CTBa . Цель изобретени - упррщение устройства и повышение его надежности. Указанна цель достигаетс тем, что в коррел ционное устройство, содержащее первый элемент И, элемент ИЛИ, первый регистр сдвига, информационный вход которого вл етс информационным входом устройства, а разр дные выходы соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых подключены к соответствующим выходам наборного пол , а выходы элементов И первой группы соединены с первыми входами соответствующих элементов И второй группы, счетчик, выход которого соединен с первым входом триггера блокировки, второй вход которого вл етс первым тактрвым входом устройст ва, а выход соединен с первым входом второго элемента И, выход которого л етс выходом устройства, введен второй регистр сдвига, тактовый вход которого объединен с первым входом первого элемента И и вл етс вторым тактовым входом устройства, а установочный вход объединен с установочными входами счетчика и первого регистра сдвига и подключен к втором входу триггера блокировки, разр дные выходы второго регистра сдвига соединены с вторыми входами соответству ющих элементов И второй группы, выхо ды которых соединены с соответствующими входами элемента ИЛИ, выход кот рого соединен с вторым входом первого элемента И, выход которого соединен с тактовым входом счетчика, вто рой вход второго элемента И соединен с выходом старшего разр да второго регистра сдвига. На чертеже приведена блок-схема устройства. Устройство содержит регистр 1 сдв га, содержащий г разр дов, набор- . ное поле 2, первую и вторую группы элементов И 3 и И 4, второй регистр 5 сдвига, содержащий (r+l) разр дов, элемент ИЛИ 6, первый элемент И 7, счетчик 8, триггер 9 блокировки и второй элемент И 10. Вход 11 вл етс функциональным входом устройства, на который поступает текущий код, вход 12 -первым тактовым входом устройства , на который подаютс тактовы импульсы дл продвижени текущего года в регистре 1 сдвига. Вход 13 вл етс вторым тактовым входом устройства , выход 14 - выходом устройства . Элемент задани кода может быть вьшолнен в виде переключател . , Устройство работает следующим образом. Перед началом работы с помощью наборного пол 2 на элементы И 3 подаютс потенциалы в соответствии с кодом синхронизации, подлежащим выделению , Текущий код поступает на вход первого регистра 1 сдвига. В промежутках времени между тактовыми импуль сами, поступающими на тактовый вход первого регистра 1 сдвига, установочные входы счетчика 8 и второго регистра 5 сдвига (вход 12) и второй вход триггера 9 блокировки, счетчик 8 и триггер 9 удерживаютс в исходном состо нии, а под действием тактовых импульсов, поступающих на тактовый вход второго регистра 5 сдвига (вход 13), в первый разр д последнего записываетс единица, в остальные разр ды - нули. Элемент И 10 открыт по первому входу 15. Ма врем действи тактового импульса н-а входе 12 счетчик 8 перек.аючаетс в счетный режим, а во втором регистре 5 сдвига единица последовательно проходит все разр ды регистра. Дл четкой работы устройства необходимо, чтобы длительность тактовых импульсов на входе 12 была больше времени продвижени единицы через .все разр ды второго регистра 5 сдвига. После каждого сдвига текущего кода в первом регистре 1 сдвига на один такт осуществл етс сравнение текущего кода с заданным. При несовпадении потенциалов, поступающих с разр дных выходов регистра 1 сдвига и наборного пол 2, элемент И 3 вьодает потенциал открывающий соответствующий элемент И 4 по первому входу. На вторые входы элементов И 4 последовательно подают импульсы опроса с разр дных выходов второго регистра 5 сдвига, которые проход т через открытые по первому входу элементы И 4 и через элемент ИЛИ 6 на элемент И 7 и открывают его по первому входу. На второй вход элемента И 7 поступают тактовые импульсы с входа 13 и открывают его во вторую половину такта. В результате на выходе элемента И 7 после каждого, поступлени на вход 12 тактового импульса формируетс сери 5коротких импульсов, число KOTOpbix равно числу несовпадени разр дов текущего и заданного кодов. Если число таких импульсов превышает пороговое число, то на выходе счетчика 8 по витс импульс, устанавливающий триггер 9 блокировки в единичное состо ние. При этом элемент И 10 закрываетс по первому входу, а на второй его вход поступает импульс, сформированный на выходе старшего разр да второго регистра 5 сдвига. Этот импульс, длительность которого paBi ia периоду следовани тактовых импульсов на входе 13, в этом случае не пройдет через закрытый по первому входу элемент И 10 на выход 14 устройства. Если же число импульсов на входе счетчика меньше порогового числа, то триггер 9 блокировки не сработает
и импульс с выхода старшего разр да второго регистра 5 сдвига пройдет через открытый по первому входу элемент И 10 на выход 14 устройства.
Импульс, по вившийс на выходе 14, s вл етс импульсом синхронизации. Общее врем задержки импульса синхронизации относительно переднего фронта тактового импульса на входе 12 составл ет -Ь гТо, период такто-О вызс импульсов на входе 13.
Сравнительна оценка вариантов технической реализации предлагаемого устройства и базового объекта, вы- 15
полненных на интегральных микросхемах показывает что техническа реализаци предлагаемого устройства проще: количество интегральных микросхем в предлагаемом устройстве в 2 раза меньше, чем в известном (меньше на 21 микросхему). Следовательно, по сравнению с известным значительно повьшаетс надежность работы предлагаемого устройства, уменьшаетс объем аппаратуры, его стошчость, крог ме того, повышаетс точность временной задержки формировани импульса синхронизации на выходе устройства относительно импульса опроса.