SU1095237A1 - Ассоциативное запоминающее устройство - Google Patents

Abstract

АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее матричный накопитель, выполненный на ассоциативных запоминающих элементах, входной регистр, выходы которого подключены к информационным входам столбцов матричного накопител , информационные выходы столбцов которого соединены с входами выходного регистра, и группы элементов И, причем первые входы первых элементов И всех групп объединены и  вл ютс  входом управлени  записью устройства, входами управлени  считыванием которого  вл ютс  управл ющие входы ассоциативных запоминающих элементов первого столбца матричного накопител , отличающеес  тем, что, с целью расширени  области применени  устройства путем обеспечени  возможности считывани  со стиранием и записи в первую свободную строку без предварительного опроса всего матричного накопител , в него введены триггеры, элементы И-НЕ и группы элементов ИЛИ, причем выход каждого триггера соединен с первым входом одноименного элемента И-НЕ, инверсный выход которого подключен к второму входу первого элемента И одноименной группы, выход которого соединен с первым входом первого элемента ИЛИ одноименной группы и входом установки в «1 одноименного триггера, вход установки в «0« которого подключен к выходу второго элемента И одноименной группы и второму входу первого элемента ИЛИ одноименной группы, выход которого и первый вход второго элемента , И одноименной группы соединены соответственно с входом управлени  записью и с упра:вл ющим входом ассоциативного запоминающего элемента первого столбца соответствующей строки матричного накопител , второй вход; первого элемента И-НЕ соединен с третьим входом первого элемен- ; та И первой группы и  вл етс  первым ус- j тановочным входом устройства, вторым ус (Л тановочным входом которого  вл етс  первый вход второго элемента ИЛИ первой группы, выход второго элемента ИЛИ предыдущей группы подключен к первому входу второго элемента ИЛИ последующей группы , пр мой выход предыдущего элемента ИНЕ соединен с вторым входом последующего элемента И-НЕ и третьим входом первого элемента И последующей группы, выход вто , рого элемента ИЛИ последней группы соединен с вторыми входами вторых элементов И всех групп, вторые входы вторых элементов ИЛИ всех групп  вл ютс  входами сброса устройства, управл ющими вЬ1Ходами которого  вл ютс  выходы ассоциативных запоминающих элементов последнего столбца матричного накопител .

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении ассоциативных запоминающих устройств .

Известно ассоциативное запоминающее устройство, которое содержит входные и выходные регистры, ассоциативные запоминающие матрицы и блоки управлени  1. Однако известное устройство не позвол ет выполн ть операции поиска и записи информации в первую свободную строку, считывани  информации со стиранием строки ассоциативной запоминающей матрицы. Наиболее близким техническим рещекием к изобретению  вл етс  ассоциативное запоминающее устройство, содержащее входной и выходной регистры, матричный накопитель , выполненный на ассоциативных запоминающих элементах, группы элементов И, элементы НЕ, причем информационные входы и выходы столбцов матричного накопител  подключены соответственно к выходам входного регистра и ко входам выходного регистра, управл ющие входы ассоциативных запоминающих элементов первого столбца матричного накопител   вл ютс  управл ющими входами устройства, первый вход первого элемента И группы соединен с выходом второго элемента И группы, второй вход первого элемента И группы подключен к выходу элемента НЕ, третий вход - к щине разрещени  записи соответствующей строки матричного накопител , входы второго элемента И группы соединены с управл ющими выходами соответствующей строки матричного накопител , вход каждого элемента НЕ, кроме последнего, подключен к выходу второго элемента И последующей группы 2. Известное устройство не позвол ет выполн ть операцию записи только в одну первую свободную  чейку, если свободные  чейки расположены в накопителе произвольным образом, кроме того, в устройстве отсутствует операци  считывани  со стиранием , что ограничивает область применени  устройства.

Цель изобретени  - расширение области применени  устройства путем обеспечени  возможности считывани  со стиранием и записи в первую свободную строку без предварительного опроса всего матричного накопител .

Поставленна  цель достигаетс  тем, что в ассоциативное запоминающее устройство, содержащее матричный накопитель, выполненный на ассоциативных запоминающих элементах, входной регистр, выходы которого подключены к информационным входам столбцов матричного накопител , информационные выходы столбцов которого соединены с входами выходного регистра и группы элементов И, причем первые входы первых элементов И всех групп объединены и  вл ютс  входом управлени  записью устройства , входами управлени  считыванием которого  вл ютс  управл ющие входы ассоциативных запоминающих элементов первого столбца матричного накопител , введены

триггеры, элементы И-НЕ и группы элементов ИЛИ, причем выход каждого триггера соединен с первым входом одноименного элемента- И-НЕ инверсный выход которого подключен к второму входу первого элемента И одноименной группы, выход которого соединен с первым входом первого элемента ИЛИ одноименной группы и входом установки в «1 одноименного триггера, вход установки в «О которого подключен к выходу второго элемента И одноименной группы и второму входу первого элемента ИЛИ одноименной группы, выход которого и первый вход второго элемента И одноименной группы соединены соответственно с входом управлени  записью и с управл ющим входом ассоциативного запоминающего элемен° та первого столбца соответствующей строки матричного накопител , второй вход первого элемента И-НЕ соединен с третьим входом первого элемента И первой группы и  вл етс  первым установочным входом устройства , вторым установочным входом которого  вл етс  первый вход второго элемента ИЛИ первой группы, выход второго элемента ИЛИ предыдущей группы подключен к первому входу второго элемента ИЛИ песледующей группы, пр мой выход предыдущего

0 элемента И-НЕ соединен с вторым входом последующего элемента И-НЕ и третьим входом первого элемента И последующей группы, выход второго элемента ИЛИ последней группы соединен с вторыми входами вторых элементов И всех групп, вторые вхо5 ды вторых элементов ИЛИ всех групп  вл ютс  входами сброса устройства, управл ющими выходами которого  вл ютс  выходы ассоциативных запоминающих элементов последнего столбца матричного накопител .

На фиг. 1 представлена функциональна 

схема предлагаемого устройства; на фиг. 2 - функциональна  схема ассоциативного запоминающего элемента матричного накопител .

Предлагаемое ассоциативное запоминающее устройство содержит входной регистр 1, выходной регистр 2, матричный накопитель 3 состо щий из ассоциативных запоминающих элементов (АЗЭ) 4, имеющих управл ющие вход 5 и выход 6, вход 7 и выход 8 управлени  записью, информационные входы 9-11 и выходы 12-14. Устройство содержит также триггеры 15, элементы И-НЕ 16, первые 17 и вторые 18 элементы И групп, первые

5 19 и вторые 20 элементы ИЛИ групп. Каждый АЗЭ 4 содержит (фиг. 2) элементы И 21-26, элементы ИЛИ 27-29, элемент НЕ 30 и триггер 31.

Функциональна  схема предлагаемого устройства содержит также (фиг. 1) входы 32 сброса, входы 33 управлени  считыванием , первый 34 и второй 35 установочные входы и вход 36 управлени  записью устройства .

Число групп элементов ИЛИ 19 и 20, триггеров 15 элементов И-НЕ 16 и элементов И 17 и 18 равно числу m строк накопител  3.

Предлагаемое устройство работает следующим образом.

Ассоциативное запоминающее устройство позвол ет производить следующие операции: запись в первую свободную строку; считывание; ассоциативный поиск и поиск максимума , причем дополнительно вводитс  операци  считывани  со стиранием строки накопител  3 (фиг. 1), а операци  записи в первую свободную строку не имеет ограничений на пор док расположени  свободных строк. Первоначально на все входы ассоциативных запоминающих элементов 4, а также на все входы 32-36 устройства поданы сигналы «О. Дл  правильного выполнени  операций считывани  со стиранием строки и записи в первую свободную строку накопител  3 предварительно необходимо подать на вход 35 и на вход 34 соответственно сигналы «О и «1. В этом случае осуществл етс  поиск первой свободной строки накопител  3, а также подготавливаютс  услови  дл  выполнени  операции считывани  со стиранием строки.

Пусть, например, строки накопител  3 с первой по (к-1)-ю (где l-K- m) зан ты информацией, к-  строка свободна, а состо ние остальных строк безразлично. На зан тость строки указывает наличие сигнала «1 на выходе соответствующего триггера 15. Таким образом, на пр мых выходах элементов И 16 групп с первой по (к-1)-ю по вл ютс  сигналы «1, а На выходах элементов И-НЕ 16 всех последующих групп - сигналы «О,, так как на выходе к-го триггера 15 находитс  сигнал «1. В результате будут подготовлены услови  дл  записи только в к-ю строку накопител  3, так как на два входа элемента И 17 к-ой группы поданы сигналы «1.

Запись в первую свободную строку.

При подаче сигнала «1 на входы 36 он по вл етс  только на выходе элемента И 17 к-ой группы. Этот сигнал поступает на входы 7 всех АЗЭ 4 к-ой строки накопител  3 через элемент ИЛИ 19 к-ой группы и разрещает запись в эту строку накопител  3. Слово, подлежащее записи, подаетс  с регистра 1 на входы 10 и И каждого столбца накопител  3 таким образом, что пр мой код каждого разр да подаетс  на вход 10, а обратный код этого же разр да - на вход

11 соответствующего столбца накопител  3. После записи информации в к-ю строку снимаетс  сигнал «I на входе 36. При этом к-ый триггер 15 устанавливаетс  в состо с ние «I и производитс  поиск новой свободной строки накопител  3.

Считывание со стиранием строки.

Пусть необходимо осуществить операцию 0 считывани  со стиранием над к-ой строкой накопител  3. Дл  этого на вход 5 АЗЭ 4 первого столбца накопител  3 и на входы 9 и 11 каждого столбца накопител  3 необходимо подать сигнал «1. а на вход 10

каждого столбца накопител  3 необходимо 5

подать сигнал «1, а на вход 10 каждого столбца - сигнал «О. После то-, го, как на выходе 6 последнего АЗЭ 4 к-ой строки накопител  3 по витс  сигнал «1, на вход 32 к-ой строки подаетс  сигнал «1,

0 причем этот сигнал распростран етс  по элементам ИЛИ 20 групп с к-ой по т-ую. Сигнал «1 на выходе элемента ИЛИ 20 последней т-ой строки разрешает по вление сигнала «1 на выходе элемента И 18 к-ой группы, и. следовательно, на входе 7 ассоциативного запоминающего элемента 4 первого столбца к-ой строки накопител  3: Этим сигналом осуществл етс  сброс триггеров 31 (фиг. 2) АЗЭ 4 к-ой строки накопител  3, а на регистре 2 остаетс  инфорQ мади , считанна  из к-й строки. Наличие задержки (элемент ИЛИ 20) в подаче сигнала «1 на входы 7 ассоциативных запоминающих элементов 4 к-ой строки обеспечивает полное считывание строки накопител  3 к моменту ее сброса, так как скорость счи5 тывани  строки по столбцам неодинакова. В предлагаемом устройстве за счет включени  в состав триггеров 15, которые хран т признак состо ни  строки накопител  3, исключаетс  сквозной перенос проверки состо ни  строки, причем, по сравнению с прототипом , в каждом АЗЭ 4 аннулируютс  один выход и один вход. Сокращение выводов АЗЭ 4 особенно важно при реализации их в виде интегральных схем. Кроме того, триггеры 15, элементы И 17 и 18, элементы ИЛИ

5 19 и 20, элементы И-НЕ 16 обладают автономностью по отношению к типу накопите- , л  3, так как св  заны с ним только двум  входами.

В некоторых случа х, например при использовании ассоциативного запоминающе0 го устройства дл  коррекции nporpaMMs необходимо хранить нулевой адрес. В отличие от прототипа, предлагаемое устройство позвол ет хранить нулевую информацию. Таким образом, предлагаемое устройство позвол ет выполн ть новую операцию считывани  со стиранием строки матричнсго накопител  3, причем операции, присущие прототипу , сохран ютс , а введение новой oneрации осуществл етс  без увеличени  управл ющих входов ассоциативных запоминающих элементов 4.

-Технико-экономическое преимущество предлагаемого ассоциативного запоминающего устройства по сравнению с прототипом заключаетс  в том, что оно позвол ет

реализовать операцию записи информации в первую свободную строку накопител  без предварительного опроса всего накопител , причем на пор док расположени  свободных и зан тых строк не накладывает никаких ограничений, за счет чего расщир етс  область применени  его.

35

риг.{ 3

Cf)US.l

Claims (1)

1. АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее матричный накопитель, выполненный на ассоциативных запоминающих элементах, входной регистр, выходы которого подключены к информационным входам столбцов матричного накопителя, информационные выходы столбцов которого соединены с входами выходного регистра, и группы элементов И, причем первые входы первых элементов И всех групп объединены и являются входом . управления записью устройства, входами управления считыванием которого являются управляющие входы ассоциативных запоминающих элементов первого столбца матричного накопителя, отличающееся тем, что, с целью расширения области применения устройства путем обеспечения возможности считывания со стиранием и записи в первую свободную строку без предварительного опроса всего матричного накопителя, в него введены триггеры, элементы И-НЕ и группы элементов ИЛИ, причем выход каждого триггера соединен с первым входом одноименного элемента И-НЕ, инверсный выход которого подключен к второму входу первого элемента И одноименной группы, выход которого соединен с первым входом первого элемента ИЛИ одноименной группы и входом установки в «1» одноименного триггера, вход установки в «0« которого подключен к выходу второго элемента И одноименной группы и второму входу первого элемента ИЛИ одноименной группы, выход которого и первый вход второго элемента , И одноименной группы соединены соответственно с входом управления записью и с управляющим входом ассоциативного запоминающего элемента первого столбца соответствующей строки матричного накопителя, второй вход первого элемента И-НЕ соединен с третьим входом первого элемента И первой группы и является первым установочным входом устройства, вторым установочным входом которого является первый вход второго элемента ИЛИ первой группы, выход второго элемента ИЛИ предыдущей группы подключен к первому входу второго элемента ИЛИ последующей группы, прямой выход предыдущего элемента ИНЕ соединен с вторым входом последующего элемента И-НЕ и третьим входом первого * элемента И последующей группы, выход вто, рого элемента ИЛИ последней группы соединен с вторыми входами вторых элементов И всех групп, вторые входы вторых элементов ИЛИ всех групп являются входами сброса устройства, управляющими выходами которого являются выходы ассоциативных запоминающих элементов последнего столбца матричного накопителя.