SU1091360A1

SU1091360A1 - Method of synchronizing using marking signals

Info

Publication number: SU1091360A1
Application number: SU813253605A
Authority: SU
Inventors: Илья Григорьевич Фрумкин; Евгений Наумович Червинский
Original assignee: Предприятие П/Я В-2203
Priority date: 1981-02-25
Filing date: 1981-02-25
Publication date: 1984-05-07

Abstract

СПОСОБ СИНХРОНИЗАЦИИ ПО ПОСЫПКАМ, по которому прин тый сигнал стробируют двум опорными сигналами, один из которых задержан относитель- . но другого на половину элементарной посылки, определ ют длительности полученных после стробировани сигналов , каждый из которых сравнивают с длительностью элементарной посыпки, инвертируют тот сигнал, длительность которого меньше половины длительности элементарной посыпки, затем сравнивают полученные сигналы между собой, по результатам сравнени осуществл ют сдвиг опорных сигналов на заданный шаг подстройки, отличающийс тем, что, с целью повышени точности подстройки фазы и уменьшени времени вхождени в синхронизм, инвертируют прин тьй и опорные сигналы , стробируют прин тый инвертированный сигнал каждым инвертированным опорным сигналом, суммируют каждый полученный после стробировани дополнительный сигнал с сигналом, полученным после стробировани соответствующим опорным сигналом, каждый из полученных суммарных сигналов стробируют дополнительным опорным сигналом , задержанным относительно соотсл ветствующего опорного сигнала на четверть элементарной посьшки, а сдвиг опорных сигналов и дополнительного опорного сигнала осуществл ют относительно того опорного сигнала, от которого получен сигнал после стробировани меньшей длительности. со со О5METHOD OF SYNCHRONIZATION FOR BACKGROUND, according to which the received signal is gated with two reference signals, one of which is delayed relative. but the other half of the elementary parcel, determine the duration of the signals received after gating, each of which is compared with the duration of the elementary dressing, invert that signal, the duration of which is less than half the length of the elementary dressing, then compare the received signals among themselves; signals for a given adjustment step, characterized in that, in order to increase the accuracy of the phase adjustment and decrease the time taken to synchronize, the invert The received signals and reference signals are gated, the gated inverted signal is gated with each inverted reference signal, each additional signal obtained after gating is summed with the signal obtained after gating with a corresponding reference signal, each of the resulting sum signals is gated with an additional reference signal delayed relative to the corresponding reference signal a quarter of the elementary position, and the shift of the reference signals and the additional reference signal is carried out the reference signal from which the signal was received after gating of a shorter duration. with co O5

Description

1 Изобретение относитс к технике передачи дискретной информации и мо жет быть использовано в приемниках дл синхронизации по посылкам. Известен способ фазировани по п сылкам с выделением моментов времени , соответствующих смене пол рности в принимаемом сигнале, при котором формируют опорные колебани с тактовой частотой сигнала, причем если тактовые колебани отстают по фазе от принимаемых посылок, то выдел емые моменты совпадают с отрицательными полупериодами этих колебаний, а если опережают - то выдел емые моменты совпадают с их положительными полупериодами. В соответствии с результатами анализа положени выдел емых моментов относительно тактовы колебаний, последние сдвигают до тех пор, пока их переходы от отрицательной пол рности к положительной не совпадут с моментами смены пол рност в принимаемом сигнале t Недостатком данного способа вл етс невозможность использовани его при наличии дроблений посыпок, так к при этом число выдел емых моментов времени больше числа истинных моментов смены пол рности сигнала при манипул ции . Наиболее близким к предлагаемому вл етс способ синхронизации по посылкам , при котором прин тый сигнал стробируют двум опорными сигналами один из которых задержан относительно другого на половину элементарной посылки, определ ют длительность полученных после стробировани сигнало каждый из которых сравнивают с длительностью элементарной посылки, иЯ вертируют тот сигнал, длительность которого меньше половины длительности элементарной посьшки, затем срав нивают полученные сигналы между собой , по результатам сравнени осуществл ют сдвиг опорных сигналов на заданный шаг подстройки t2 . Недостатками известного способа синхронизации по посылкам вл ютс низка точность подстройки фазы и большое врем вхождени в синхрониз Цель изобретени повышение точ ности подстройки фазы и уменьшение времени вхождени в синхронизм. Указанна цель достигаетс тем, что согласно способу синхронизации по посыпкам, по которому прин тый сигнал стробируют двум опорными 60J сигналами, один из которых задержан относительно другого на половину элементарной посылки, определ ют длительности полученных после стробировани сигналов, каждый из которых сравнивают с длительностью элементарной посьшки, инвертируют тот сигнал , длительность которого меньше длительности элементарной посылки, затем сравнивают полученные сигналы между собой, по результатам сравнени осуществл ют сдвиг опорных сигналов на заданный шаг подстройки, инвертируют прин тый и опорные сигналы , стробируют прин тый инвертированный сигнал каждым инвертированным опорным сигналом, суммируют каждый полученный после стробировани дополнительный сигнал с сигналом, полученным после стробировани соответствующим опорным сигналом, каждый из полученных суммарных сигналов стробируют дополнительным опорным сигналом, задержанным относительно соответствующего опорного сигнала на четверть элементарной посылки, а сдвиг опорных сигналов и дополнительного опорного сигнала осуществл ют относительно того опорного сигнала, от которого получен сигнал после стробировани меньшей длительности. На фиг, 1 приведена структурна электрическа схема устройства, реализующего предлагаемый способ синхронизации по посылкам; на фиг. 2 временные диаграммы, по сн ющие способ синхронизации по посылкам произвольной кодовой комбинации при сдвиге опорных сигналов (влево от положени равновеси ); на фиг. 3 - временные диаграммы при сдвиге опорных сигналов (вправо от положени равновеси );, на фиг. 4 - временные диаграммы дл случа синфазного положени опорных сигналов. Способ синхронизации по посылкам заключаетс в следующем. Принимаемьй сигнал (фиг. 2,3 и 4а) стробируют двум опорными сигналами (фиг. 2,3 и 45,6) и формируют сигналы (фиг. 2,3 и 4г, и), причем опорный сигнал (фиг. 2,3 и 4 б) задержан относительно опорного сигнала (фиг. 2,3 и 45) на врем , равное половине длительности элементарной посылки опорного сигнала. Одновременно инвертированный принимаемьш сигнал (фиг. 2,3 и 46) стробируют двум инвертированными опорными сигналами (фиг, 2,3 и 31 4и, к) и формируют сигналы (фиг. 2,3 и А , ), Затем суммируют попарно полученные сигналы дл каждого из опорных сигналов в отдельности и получают суммарные сигналы (фиг. 2,3 и 4A,«). Дополнительно фт мируют опорный сигнал (фиг. 2,3 и -tH), задержанный относительно опорного сигнала (фиг. 2, и 46) на четверть его длительности, л стробируют им полученные суммарные сигналы (фиг. 2, 3 и 4л,м), в результате чего формируют сигналы (фиг. 2,3 и 4о,п). Определ ют длительности полученных после стробировани суммарных сигналов (фиг. 2,3 и 4р,с), сравнивают полученные длительности с посто нной величиной, равной половине максимально возможного значень , получаемого при совпа дении принимаемого и опорного сигналов , т.е. половине длительности элементарной посылки и преобразовывают полученные результаты сра-внени (фиг. 2,3 и 4т,i), причем в случа х, когда длительность больше половины максимально возможной величины, результат остаетс без изменени , а есл меньше - определ ют разность между максимально возможным и полученным результатом. Затем полученные после преобразовани результаты ср.авнивают между собой и осуществл ют сдвиг опо ных сигналов (фиг. 2,3 и 46,в, н) в сторону того опорного сигнала, от ко торого сформирован меньший по длител ности результат. Устройство, реализующее предлагае мьй способ синхронизации по посылкам (фиг. 1), содержит перемножители 1 4 , генератор 5 опорных сигналов, инверторы 6-8, сумматоры 9 и 10, дополнительные перемножители 11 и 12, реверсивные счетчики 13 и 14, дешифраторы 15 и 16, блок 17 сравнени . Устройство работает следующим образом . Принимаемые посылки фиг. 2,3 и 4 ), поступающие на входы перемножителей 1 и 2, умножаютс в них на опорные сигналы (фиг. 2., 3 и 45, в), снимаемые с выходов генератора 5 и задержанные один относительно друг го на половину длительности опорного сигнала. В перемножител х 3 и 4 осуществл етс перемножение инвертированных посылок (фиг. 2,3 и 4 е) и опорных сигналов (фиг. 2,3 и 4ж,з), снимаемых с инверторов 6,7 и 8 соответственно . Произведени сигналов. 604 ( . 2,3 и г,д,и,и) суммируютс в сумматорах 9 и 10 дл первого и второго опорных сигналов так, что сигнал (фиг. 2, 3 и 42.) суммируетс с сигналом (фиг. 2,3 и 4и), а сигнал (фиг. 2,3 и 43) - с сигналом (фиг. 2,3 и 4к), полученные суммарные сигналы (фиг. 2, 3 и 4л,/vO умножаютс далее в дополнительных перемножител х 11 и I2 на дополнительный опорный сигнал (фиг. 2, 3 и 4н), снимаемый с третьего выхода генератора 5 и задержанный относительно первого опорного сигнала (фиг. 2,3 и 46) на четверть его длительности . Сигналы с выходов дополнительных перемножителей (фиг. 2,3 и 4о,п) поступают на входы реверсивных счетчиков 13 и 14, вьтолн ющих роль интеграторов. На выходах дешифраторов 15 и 16 сигнал по вл етс в том случае, если результат интегрировани превышает половину объема реверсивных счетчиков 13 и 14. Тогда при их опросе на блок 17 сравнени подаетс непосредственно результат интегрировани (фиг. 2,3, 4р,с). Если сигнал на выходе дешифраторов 15 и 16 не по вл етс , то на блок 17 сравнени подаетс результат интегрировани в дополнительном коде фиг. 2,3 и 4т, ), причем сигналы опроса подают на второй вход реверсивных счетчиков 13 и 14. По результатам сравнени все три опорных сигнала сдвигают в сторону сигнал, от которого формируетс меньший преобразованный результат интегрировани до тех пор, пока оба реверсивных счетчика 13 и 14 не зафиксируют одинаковый результат. Применение предлагаемого способа позвол ет повысить точность подстройки фазы и уменьшить врем вхождени в синхронизм при работе по посьшкам произвольной кодовой комбинации за счет отсутстви ложных сдвигов. На временных интервалах, где у принимаемых посылок .отсутствует смена знака, значени сравниваемых величин равны и поэтому ложных сдвигов опорных сигналов не произойдет. На тех интервалах , где принимаемые посылки имеют смену знака, предлагаемый способ позвол ет определить направление сдвига опорных сигналов дл достижени синфазного положени с принимаемыми посылками.1 The invention relates to a technique for transmitting discrete information and can be used in receivers for synchronization across parcels. There is a known method of phasing according to links with the allocation of time points corresponding to the change of polarity in the received signal, at which reference oscillations are formed with the signal clock frequency, and if the clock oscillations are out of phase from the received packages, the separated moments coincide with negative half-periods of these oscillations , and if they are ahead, then the moments selected coincide with their positive half periods. In accordance with the results of the analysis of the position of the selected moments relative to clock oscillations, the latter shift until their transitions from negative polarity to positive polarity do not coincide with the moments of polarity change in the received signal t The disadvantage of this method is that it cannot be used when crushing the sowing, so that the number of allocated time points is greater than the number of true moments of change of the polarity of the signal during manipulation. The closest to the present invention is a method of synchronization by parcels, in which the received signal is gated with two reference signals, one of which is delayed relative to the other by half the elementary parcel, the duration of the signal received after gating is compared to the signal of each elementary parcel, and I vertically the signal, the duration of which is less than half the duration of the elementary sequence, then compare the received signals with each other, according to the results of the comparison The reference signals are shifted by a given adjustment step t2. The disadvantages of the known method of synchronization of parcels are the low accuracy of the phase adjustment and the large time to synchronization. The purpose of the invention is to improve the accuracy of the phase adjustment and decrease the time to synchronization. This goal is achieved by the fact that according to the sprinkling synchronization method, according to which the received signal is gated with two reference 60J signals, one of which is delayed relative to the other by half of the elementary parcel, the durations of the signals obtained after the gating are determined, each of which is compared to the duration of the elementary message , they invert that signal whose duration is shorter than the duration of the elementary parcel, then the received signals are compared with each other, according to the results of the comparison shifting the reference signals by a given step of adjustment, invert the received and reference signals, strobe the received inverted signal with each inverted reference signal, sum up each additional signal obtained after gating with a signal obtained after gating with a corresponding reference signal, each of the resulting sum signals gating with an additional reference signal signal delayed relative to the corresponding reference signal by a quarter of the elementary premise, and the shift of the reference signals and g additionally the reference signal is carried out as to whether the reference signal from which the received signal after gating shorter duration. Fig. 1 shows a structural electrical circuit of a device that implements the proposed method of synchronization by parcels; in fig. 2 timing diagrams explaining the method of synchronization over the sending of an arbitrary code combination when the reference signals are shifted (to the left of the equilibrium position); in fig. 3 shows time diagrams when the reference signals are shifted (to the right of the equilibrium position); in FIG. 4 shows timing diagrams for the case of the common-mode position of the reference signals. The way to synchronize the parcels is as follows. The received signal (Figs. 2.3 and 4a) is gated with two reference signals (Fig. 2.3 and 45.6) and forms signals (Figs. 2.3 and 4d, i), with the reference signal (Fig. 2.3 and 4 b) is delayed relative to the reference signal (Fig. 2,3 and 45) for a time equal to half the duration of the elementary sending of the reference signal. At the same time, the inverted received signal (Figs. 2.3 and 46) is gated with two inverted reference signals (Figs. 2.3 and 31 4i, k) and form signals (Fig. 2.3 and A,). Then, the received signals for each of the reference signals separately and receive the total signals (Fig. 2,3 and 4A, “). Additionally, ft mime the reference signal (Fig. 2.3 and -tH), delayed relative to the reference signal (Fig. 2, and 46) for a quarter of its duration, l gating the resulting total signals (Fig. 2, 3 and 4l, m) , as a result, they form signals (Figs. 2.3 and 4o, p). The durations of the total signals obtained after gating are determined (Figs. 2, 3 and 4p, s), the obtained durations are compared with a constant value equal to half the maximum possible value obtained when the received and reference signals coincide, i.e. half the duration of the elementary premise and transform the obtained results of the comparison (Fig. 2,3 and 4t, i), and in cases where the duration is more than half the maximum possible value, the result remains unchanged, and if it is less, the difference between the maximum possible and obtained result. Then, the results obtained after the conversion are compared between each other and the shift of the reference signals (Figs. 2.3 and 46, v, n) is carried out in the direction of that reference signal, from which the result is of a shorter duration. A device that implements the proposed method of synchronization by parcels (Fig. 1) contains multipliers 1 4, a generator 5 of reference signals, inverters 6-8, adders 9 and 10, additional multipliers 11 and 12, reversible counters 13 and 14, decoders 15 and 16, block 17 comparison. The device works as follows. The received parcels of FIG. 2,3 and 4), arriving at the inputs of multipliers 1 and 2, are multiplied in them by reference signals (Fig. 2., 3 and 45, c) taken from the outputs of generator 5 and delayed one relative to the other by half the duration of the reference signal . The multipliers 3 and 4 multiply the inverted parcels (Figs. 2.3 and 4e) and the reference signals (Figs. 2.3 and 4g, h), taken from inverters 6.7 and 8, respectively. Signal production. 604 (. 2,3 and g, d, and, and) are summed in adders 9 and 10 for the first and second reference signals so that the signal (Figs. 2, 3 and 42.) is summed with the signal (Fig. 2.3 and 4i), and the signal (Fig. 2,3 and 43) - with the signal (Fig. 2,3 and 4k), the resulting total signals (Fig. 2, 3 and 4L, / vO are multiplied further in additional multipliers 11 and I2 to the additional reference signal (Fig. 2, 3 and 4n), taken from the third output of the generator 5 and delayed relative to the first reference signal (Fig. 2,3 and 46) by a quarter of its duration. Signals from the outputs of the additional multipliers (Fig. 2 , 3 and 4o, p) The inputs of the reversible counters 13 and 14 play the role of integrators. At the outputs of the decoders 15 and 16, the signal appears if the integration result exceeds half the volume of the reversible counters 13 and 14. integration result (Figs. 2,3, 4p, s). If the signal at the output of decoders 15 and 16 does not appear, then the result of integration in the additional code of FIG. 2,3 and 4 t,), where the polling signals are fed to the second input of the reversible counters 13 and 14. According to the comparison results, all three reference signals shift the signal from which the smaller transformed integration result is formed until both reversible counters 13 and 14 will not fix the same result. The application of the proposed method allows to increase the accuracy of the phase adjustment and reduce the time of entry into synchronism when working on the assignment of an arbitrary code combination due to the absence of false shifts. At time intervals where there is no sign change in the received packages, the values of the compared values are equal and therefore no false shifts of the reference signals will occur. At those intervals where the received parcels have a change of sign, the proposed method allows to determine the direction of the shift of the reference signals to reach the in-phase position with the received parcels.

а 8 S гa 8 S g

I иI and

1one

I 1I 1

д е жde

33

иand

кto

flfl

п п п гn n n g

иand

оabout

пP

-.., - ..,

JLJl

ПP

илsilt

f1Гf1g

пP

.f.f

tt

-ьto

.фш.2..fsh.2.

Claims

A METHOD OF SYNCHRONIZATION BY BASES, according to which the received signal is strobed with two reference signals, one of which is delayed by half of the elementary packet relative to the other, the durations of the signals received after gating, each of which is compared with the duration of the sprinkling, are determined, the signal whose duration is less than half the duration is inverted elementary dressing, then the received signals are compared with each other, 'according to the results of the comparison, the reference signals are shifted by a predetermined step tuning, characterized in that, in order to improve the accuracy of phase adjustment and reduce the time of synchronization, the received and reference signals are inverted, the received inverted signal is gated by each inverted reference signal, each additional signal received after gating is summed with the signal received after gating the corresponding reference signal, each of the received total signals is gated with an additional reference signal delayed relative to the corresponding ^ reference signal ala quarter chip, and the shift of a reference signal and the additional reference signal is carried out as to whether the reference signal from which the received signal after gating shorter duration.

SU „„ 1091360 ι 1091