SU1091159A1 - Устройство управлени - Google Patents
Устройство управлени Download PDFInfo
- Publication number
- SU1091159A1 SU1091159A1 SU833540238A SU3540238A SU1091159A1 SU 1091159 A1 SU1091159 A1 SU 1091159A1 SU 833540238 A SU833540238 A SU 833540238A SU 3540238 A SU3540238 A SU 3540238A SU 1091159 A1 SU1091159 A1 SU 1091159A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- decoder
- elements
- address
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
. УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее формирователь адреса, регистр адреса, элемент задержки, первый дешифратор , генератор тактовых импульсов, первый блок элементов И, выход которого соединен с первым выходом устройства, выход hepBoro дешифратора и вход устройства соединены с первым и вторым входами формировател адреса соответственно, выход которого соединен с D-входом регистра адреса, выход которого соединен с входом первого дешифратора , отличающеес тем, что, с целью расширени области применени за счет последовательного формировани управл ющих сигналов разной длительности в одном такте работы, оно дополнительно содержит второй дешифратор, два шифратора, элемент ИЛИ, два элемента И, элемент НЕ, второй блок элементов И, причем вход устройства соединен с первым входом второго дешифратора , второй вход которого соединен с . выходом первого дешифратора и входом первого шифратора, выход которого соединен с первым входом второго блока элементов И, выход которого соединен с вторым выходом устройства, выход формировател адреса через элемент ИЛИ соединен с первым входом первого элемента И, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, выход которого соединен с первым входом первого i блока элементов И и через элемент НЕ - с С-входом регистра адреса, первым входом (П второго элемента И и входом элемента задержки , выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым входом второго блока элементов И, выход второго дешифратора соединен с входом второго шифратора, выход которого соединен с вторым входом первого блока элементов И.
Description
;4
-П
-т
ел
со Изобретение относитс к автоматике и вычислительной технике и может быть использовано в качестве управл ющего устройства электронных вычислительных машин и систем. Известно устройство управлени , содержащее формирователь адреса, регистр адреса , дешифратор 1. Недостаток указанного устройства - низкие функциональные возможности. Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту вл етс устройство управлени , содержащее формирователь сигналов возбуждени , регистр адреса, элемент задержки, генератор тактовых импульсов, выходы которого соединены с первыми выходами устройства , причем выходы дешифратора соединены с первыми входами формировател адреса , вторые входы формировател адреса соединены с входами устройства, выходы формировател адреса соединены с первыми входами регистра адреса, выходы которого соединены с входами дешифратора 2. Недостатком известного устройства вл етс узка область применени . Цель изобретени - расширение области применени за счет последовательного формировани управл ющих сигналов разной длительности в одном такте работы. Поставленна цель достигаетс тем, что в устройство управлени , содержащее форм .ирователь адреса, регистр адреса, элемент задержки, первый дещифратор, генератор тактовых импульсов, первый блок элементов И, выход которого соединен с первым выходом устройства, выход первого дешифратора и вход устройства соединены с первым и вторым входами формировател адреса соответствег1но , выход которого соединен с Dвходом регистра , адреса, выход которого соединен с входом первого дешифратора, дополнительно введены второй дешифратор, два шифратора, элемент ИЛИ, два элемента И, элемент НЕ, второй блок элементов И, причем вход устройства соединен с первым входом второго дешифратора, второй вход которого соединен с выходом первого дешифратора и входом первого шифратора, выход которого соединен с первым входом второго блока элементов И, выход которого соединен с вторым выходом устройства, выход формировател адреса через элемент ИЛИ соединен с первым входом первого элемента И, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, выход которого соединен с первым входом первого блока элементов И и через элемент НЕ - с С-входом регистра адреса, первым входом второго элемента И и входом элемента задержки, выход которого соединен с вторым входом второго элемента И, выход коjoporo соединен с вторым входом второго блока элементов И, выход второго дешифратора соединен с входом второго шифратора , выход которого соединен с вторым входом первого блока элементов И. Сущность расширени области применени и повышени производительности устройства заключаетс в том, что устройство в одном такте работы выдает две разнесенные во времени микрокоманды - короткую и длинную, причем коротка микрокоманда определ етс внутренним состо нием регистра адреса устройства и входными сигналами (логическими услови ми), а длинна - только внутренним состо нием регистра адреса устройства. Длительность короткой микрокоманды определ етс продолжительностью тактового импульса, а длинной может определ тьс как переходом следовани тактовых импульсов, так и временем срабатывани исполнительных устройств. Выдача в одном такте двух микрокоманд позвол ет в одном такте выполн ть две операции, а то обсто тельство, что коротка и длинна микрокоманды разнесены во времени, позвол ет на прот жении такта дважды обращатьс к одному и тому же устройству. Благодар введению в схему указанных элементов и св зей между ними запись адреса очередной микрокоманды в регистр адреса происходит только в момент окончани тактового импульса, что исключает возможность сост заний элементов пам ти регистра адреса. Выдача длинной микрокоманды разрешаетс лищь после окончани переходных процессов в регистре адреса, что исключает возможность по влени ложных сигналов на вторых выходах устройства. Возможность по влени ложных сигналов на первых выходах устройства исключаетс тем, что коротка микрокоманда формируетс в соответствии с входными сигналами (логическими услови ми) и адресом предыдущей микрокоманды , хран щимс в регистре адреса. Коротка микрокоманда синхронизируетс тактовым импульсом, а длинна - его инверсией , что исключает возможность одновременного по влени управл ющих сигналов на первых и вторых выходах устройства. На фиг. 1 представлена функциональна схема устройства; на фиг. 2 - пример графа переходов автомата, реализуемого устройством; на фиг. 3 - временные диаграммы его работы. Устройство управлени состоит из формировател 1 адреса, регистра 2 адреса, дешифратора 3, формировател 4 коротких микрокоманд, первого блока элементов И 5, элемента ИЛИ 6, элемента НЕ 7, формировател 8 длинных микрокоманд (шифратора генератора 9 тактовых импульсов, первого элемента И 10, элемента 11 задержки, второго элемента И 12, второго блока элементов И 13, обозначены входы 14 устройства, первый и второй выходы 15 и 16 устройства соответственно . Формирователь 1 адреса
состоит из дешифратора 17 и шифратора 18, а формирователь 4 коротких микрокоманд состоит из дешифратора 19 и шифратора 20. На фиг. 2 и 3 использованы следуюш.ие обозначени : Si - состо ни автомата; 5и - начальное состо ние; Xij - входные сигналы; Р - сигналы синхронизации; YjP- длиннь1е микрокоманды; Zjj Р - короткие микрокоманды.
Устройство работает следующим образом. В исходном состо нии регистр 2 адреса обнулен, дешифратор 3 вырабатывает сигнал .соответствующий исходному состо нию регистра 2 адреса. Работа устройства начинаетс с приходом на входы 14 устройства входных сигналов (логических условий). По этим сигналам и состо нию регистра 2 адреса формирователь 1 адреса формирует адрес очередной микрокоманды, а формирователь 4 коротких микрокоманд формирует короткую микрокоманду (фиг. 3). Так как на выходах формировател 1 адреса по вились сигналы, элемент ИЛИ 6 выдает потенциальный сигнал на первый вход первого элемента И 10, разрещает тем самым прохождение тактового импульса от генератора 9 тактовых импульсов. Этот тактовый импульс проходит через первый элемент И 10 и поступает на второй вход (вход синхронизации ) регистра 2 адреса, подготавлива его к записи адреса очередной микрокоманды, на вторые входы первой группы элементов И 5, разреща выдачу короткой микрокоманды на первые выходы 15 устройства, и на вход элемента НЕ 7. На выходе элемента НЕ 7 единичный сигнал исчезает, вследствие чего исчезает единичный сигнал на выходе второго элемента И 12, поступивший на вторые входы второго блока элементов И 13, запреща тем самым выдачу длинной микрокоманды на вторые выходы 16 устройства. Таким образом, достигаетс во времени разделение короткой и длинной микрокоманд.
По окончании тактового импульса исчезает сигнал на выходе первого элемента И 10. При этом запрещаетс выдача короткой микрокоманды и в регистр 2 адреса записываетс адрес очередной микрокоманды. Так как запись адреса очередной микрокоманды в регистр 2 адреса производитс задним фронтом тактового импульса, а врем переходных процессов в регистре 2 адреса меньше, чем врем распространени сигналов по цепи обратной св зи (через дешифратор 3 и формирователь 1 адреса), то запись ложного адреса в регистр 2 адреса исключена.
В соответствии с адресом микрокоманды, поступающим на дешифратор 3, последний выдает сигнал, по которому формирователь 8 длинных микрокоманд формирует длинную микрокоманду. С пропаданием сигнала на выходе первого элемента И 10 на выходе элемента НЕ 7 по вл етс потенциальный сигнал, поступающий на первый вход второго элемента И 12 и на вход элемента И задержки, в.котором задерживаетс на врем , не меньшее времени переходных процессов регистра 2 адреса. Сигнал с выхода второго элемента И 12 поступает на вторые входы второго блока элементов И 13, разреша выдачу длинной микрокоманды на вторые выходы 16 устройства. Таким образом, на врем переходных процессов в устройстве выдача длинной микрокоманды запрещаетс что повышает надежность функционировани устройства. Выдача длинной микрокоманды продолжаетс до тех пор, пока на входы 14 устройства не поступ т входные сигналы (логические услови ), позвол ющие формирователю 1 адреса формировать (совместно с адресом предыдушей микрокоманды ) адрес очередной микрокоманды. При этом на выходе элемента ИЛИ 6 по витс сигнал, разрешающий прохождение такто-. вых импульсов через первый элемент И 10, и работа устройства повторитс в указанной выше последовательности.
Таким образом, область применени устройства за счет указанной организации работы расшир етс . Кроме того, возрастает производительность, так как увеличиваетс объем управл ющей информации, выдаваемой устройством в единицу времени.
lunP
НО
Р
УоР
2г2
/,Р
фш.2
Claims (1)
- . УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее формирователь адреса, регистр адреса, элемент задержки, первый дешифратор, генератор тактовых импульсов, первый блок элементов И, выход которого соединен с первым выходом устройства, выход йервого дешифратора и вход устройства соединены с первым и вторым входами формирователя адреса соответственно, выход которого соединен с D-входом регистра адреса, выход которого соединен с входом первого дешифратора, отличающееся тем, что, с целью расширения области применения за счет последовательного формирования управляю- щих сигналов разной длительности в одном такте работы, оно дополнительно содержит* второй дешифратор, два шифратора, элемент ИЛИ, два элемента И, элемент НЕ, второй блок элементов И, причем вход устройства соединен с первым входом второго дешифратора, второй вход которого соединен с выходом первого дешифратора и входом первого шифратора, выход которого соединен с первым входом второго блока элементов И, выход которого соединен с вторым выходом устройства, выход формирователя адреса через элемент ИЛИ соединен с первым входом первого элемента И, выход генератора тактовых импульсов соединен с' вторым входом первого элемента И, выход которого соединен с первым входом первого блока элементов И и через элемент НЕ — с С-входом регистра адреса, первым входом второго элемента И и входом элемента задержки, выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым входом второго блока элементов И, выход второго дешифратора соединен с входом второго шифратора, выход которого соединен с вторым входом первого блока элементов И.>
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833540238A SU1091159A1 (ru) | 1983-01-11 | 1983-01-11 | Устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833540238A SU1091159A1 (ru) | 1983-01-11 | 1983-01-11 | Устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1091159A1 true SU1091159A1 (ru) | 1984-05-07 |
Family
ID=21045502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833540238A SU1091159A1 (ru) | 1983-01-11 | 1983-01-11 | Устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1091159A1 (ru) |
-
1983
- 1983-01-11 SU SU833540238A patent/SU1091159A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Баранов С. И. Синтез микропрограммных автоматов. Л., «Энерги , 1974, с. 189 и 209. 2. Авторское свидетельство СССР № 675424, кл. G 06 F 9/00, 1979 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1091159A1 (ru) | Устройство управлени | |
SU1297032A1 (ru) | Распределитель импульсов | |
JPH07239368A (ja) | 半導体試験装置 | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
SU1170596A1 (ru) | Устройство дл синхронизации импульсов | |
SU1732332A1 (ru) | Устройство дл контрол многоканальных импульсных последовательностей | |
SU1698875A1 (ru) | Устройство дл программного управлени | |
SU1552360A1 (ru) | Многофазный тактовый генератор | |
SU805483A1 (ru) | Устройство дл задержки импульсов | |
SU1578849A1 (ru) | Фазируемый формирователь импульсов | |
SU926727A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
SU1347162A1 (ru) | Генератор импульсной последовательности | |
SU1587504A1 (ru) | Устройство программного управлени | |
SU1179325A1 (ru) | Генератор последовательностей случайных чисел | |
SU1718368A1 (ru) | Формирователь импульсов | |
SU1629969A1 (ru) | Устройство дл формировани импульсов | |
SU1319027A1 (ru) | Генератор случайных сочетаний | |
SU1405105A1 (ru) | Распределитель импульсов | |
SU1443745A1 (ru) | Многоканальное устройство дл формировани импульсных последовательностей | |
SU1059559A1 (ru) | Устройство дл ввода информации с дискретных датчиков | |
SU563732A1 (ru) | Устройство временной коммутации | |
SU849187A1 (ru) | Устройство дл формировани синхро-СигНАлОВ | |
SU1520480A1 (ru) | Устройство дл программного управлени | |
SU1750036A1 (ru) | Устройство задержки | |
SU1383364A1 (ru) | Устройство дл контрол микропроцессорных цифровых блоков |