Изобретение относитс к устройс гвам, предназначенным дл преобразо ни механических перемещений в эле грические сигналы, ц частности к у ройствам, преобразуи дам величину углового перемещени в пропорциональное число импульсов, например, дл цифрового управлени частотой настройки радиоприемников. Известно устройство, содержащее одну ручку настройки, блок преобра зовани углового перемещени в пер вую последовательность импульсов,, скорость которой.пропорциональна скорости вращени ручки настройки, узел сравнени скорости первой последовательности импульсов с первым и вторым заданными значени ми скорости , узел образовани второй и третьей последовательности импульсов , узел переключени на вход рев CHBHt.-JX счетчиков первой, второй ил третьей последовательностиимпульсов в зависимости от скорости первой последовательности импульсов, . с включенным в него блоком определени направлени , соединенным с ре версивными счетчиками через две клеммы, одна из которых принимает от.узла переключени импульсы дл увеличени частоты настройки, а дру га дл уменьшени частоты настройки 1. . Недостатком данного преобразовател вл етс невысока точность из-за отсутстви непрерывной св зи СКОРОСТИ изменени кода счетчиков со скоростью перемещени , поскольку втора и треть последовательнос ти импульсов возпроизвод тс отдель ными генераторами, частоты которых не св зана со скоростью перемещени Наиболее близким по технической -сущности к предлагаемому вл етс преобразователь перемещени в код, содержащий блок преобразовани пере мещени в частоту импульсов, котора пропорциональна скорости перемещени , выходы которого соединены с входами блока определени направ лени , первый и второй выходы которого соединены с первыми входами; первого и -второго блоков коммутации соответственно, два элемента ИЛИ, реверсивные счетчики и дополни тельные элементы ИЛИ 2. Недостатком указанного преобразо вател вл етс узка область приме нени , обусловленна тем, что схема изменени коэффициента делени жестко св зана многочисленными св з ми с реверсивным счетчиком и, следовательно устройство не может быть использовано в индикаторных- устройствах дл ускоренного перемещени маркера. Цель изобретени - расширение об ласти применени . Поставленна цель достигаетс тем, что в преобразователь перемещени в код, содержащий блок преобразовани перемещени в частоту импульсов, выходы которого соединены с входами (блокаопределени направлени , первый и второй выходы которого соединены с первыми входами первого и второго |бло«ов коммутации соответственно, два элемента ИЛИ, введены две группы умножителей частотга импульсов, первый и второй выходы .блока определени направлени соединены соответственно с первыми входами первого и второго Элементов ИЛИ и с информационными входами первых умножителей частоты импульсов, выходы первого и второго блоков коммутаций соединены с управл ющими входами умножителей частоты импульсов первой и второй групп соответственно, выходы предыдущих умножителей частоты импульсов, кроме последних в каждой группе, соединены с информационными входами последующих умножителей частоты импульсов и с соответствующими входами первого и второго элементов ИЛИ соответственно, выходы последних умножителей частоты импульсов первой и второй групп соединены с последними входами первого и второго элементов ИЛИ соответственно , выходы которых соединены с выходами преобразовател . Кроме этого, умножитель частоты импульсов содержит триггер, сдвигающий регистр, блок элемента И, элемент ИЛИ, D-вход триггера соединен с управл ющим входом умножител частоты импульсов, выход триггера соединен с информационным входом сдвигающего регистра, выходы которого соединены с входами блока элементов И, выходы которого соединены с входами элемента ИЛИ, выход которого соединен с R-входом триггера и с выходом умножител частоты импульсов , информационный вход умножител частоты импульсов соединен со счетным входом триггера, тактовый вход умножител частоты импульсов соединен со счетным входом сдигающего регистра и управл ющим входом блока элементов И. На фиг. 1 приведена структурна схема преобразовател перемещени в код; на фиг. 2 - временное расположение импульсов на входах умножителей (а 1 иЛи а 2, б 1 или б 2, в 1 или В 2) и на выходах устройства (tl или г2); на фиг. 3 - схема одного из умножителей частоты. Преобразователь перемещени в код содержит блок 1 преобразовани перемещени в частоту импульсов, котора пропорциональна скорости перемещени , блок 2 определени направлени , блоки 3 и 4 коммутации , умножители 5-7 частоты импуль сов первой группы, первый элемент ИЛИ 8, умножители 9-11 частоты импульсов второй группы,второй элемент ИЛИ 12. Умножители 5-7, 9-11 частоты импульсов могут быть выполйены на лини х задержки с отводами, на сдвигающих регистрах и других устройствах, реализующих временную ,циаграмму умножени / показанную на .2. Схема одного из умножителей 5-7, 9-11 частоты импульсов на сдвигающих регистрах (фиг, 3 ) содержит триггер 13, сдвигающий регистр 14, блок 15 элементов И, элемент ИЛИ 16. Преобразователь работает следующим образом. Перемещение на входе блока 1 прео разуетс в две последовательности импульсов на его выходах со сдвигом фаз в 1/4 периода. Указанные последо вательности импульсов поступают в блок 2 определени направлени ,который преобразует входные сигналы в последовательность импульсов на одно из выходов 1первом или втором J в зависимости от направлени перемещени , на другом выходе импульсы при этом отсутствуют. С первого выхода блока 2 импульсы, пропорциональные величине перемещени ,- поступают на первый вход первого умножител 5 и на вход первого блока 3 коммутации. При.скорости последовательности импульсов ниже первого заданного зн чени управл ющее напр жение на вых дах блока 3 коммутации отсутствует и умножители первой группы отключены При этом на выходе первого элемента ИЛИ 8 имеютс импульсы перестройки, частота следовани которых равна ча тоте следовани импульсов с первого выхода блока 2. При скорости первичной последовательности.выше первой заданной управл ющее напр же ние блока 3 коммутации разрешает прохождение импульсов через первый умножитель 5,. и с его выхода импуль сы, умноженные в Хлраз, поступают на первый элемент ИЛИ 8 и на выходы устройства. При скорости первичной последовательности импульсов выше второй заданной управл ющие напр же блока 3 коммутации подключают два умножител 5 и б их общий коэффициент умножени становитс равным про изведению собственных коэффициентов умножени , а с учетом сложени с первичной последовательностью импул сов в элементе ИЛИ 8 их число К на выходе устройства равно: при малой скорости V V , где п - первичное число импульсов; V - первое пороговое значение скорости ; при V V V , где - пороговые значени скорости; X - коэффициент умножени первого умножител ; при V V 1 (. .X|t), где k -, число последовательно включенных умножителей. При одинаковых коэффициентах перемнодени умножителей N п (X -I- 1), при V V. Аналогичным образом преобразователь работает при перемещении в противоположном направлении/ когда в работе участвуют блок 4 коммутации,умножители 9-11/ элемент ИЛИ 12. Работа одного из умножителей 5-7, 9-11 на сдвигающем регистре (фиг.З) начинаетс при установке триггера 13в единичное состо ние входными импульсами с частотой t при наличии разрешени установки v , поступающего из блока 3 или 4 коммутации. Тактовыми импульсами (ТИ) производитс запись логической единицы в сдвигающий регистр и ее последующее продвижение в нем. Одновременно тактовые импульсы поступают в блок 15 элементов И дл совпадени на одной из них с единичным значением одного из выходов регистра 14. Выделенные элементами И импульсы поступают на элемент ИЛИ 16 дл суммировани . Первым же импульсом с выхода элемента ИЛИ 16 триггер 13 устанавливаетс в исходное состо ние логического нул , чем обеспечиваетс формирование и продвижение в регистре 14одиночного, импульса. На выходе элемента ИЛИ 16 формируетс число импульсов, равное числу состо ний сдвигающего регистра 14. Выходы элементов ИЛИ В и 12 обеспечивают возможность подключени устройства к реверсивному счетчику любого типа или к входу другого управл ющего устройства , так как сигналы, поступающие с выходных клемм, необходимы и достаточны дл пропорционального управлени как при.малой скорости перемещени / так и с умножением - при большой скорости перемещени . Предлагаемое устройство имеет два входа и два выхода/ что позвол ет устанавливать его на входе устройства управлени любого типа, производить наращивание умножени последовательным включением (каскадированием).The invention relates to devices for converting mechanical movements into electric signals, especially for devices, converting the magnitude of the angular movement into a proportional number of pulses, for example, for digital control of the frequency of tuning radio receivers. A device containing one adjustment knob, an angular displacement transducer into the first pulse train, whose speed is proportional to the rotation speed of the tuning knob, a node comparing the velocity of the first pulse sequence with the first and second velocity setpoints, the second and third sequence forming node pulses, the node switching to the input of the roar CHBHt.-JX counters of the first, second or third sequence of pulses, depending on the speed of the first sequence Olsen,. with the direction determining unit connected to it, connected to reversible counters via two terminals, one of which receives from the switching node the pulses to increase the tuning frequency, and the other to decrease the tuning frequency 1.. The disadvantage of this converter is low accuracy due to the lack of continuous communication of the SPEED of changing the code of the counters with the speed of movement, since the second and third sequences of pulses are produced by separate generators whose frequencies are not related to the speed of movement. The proposed invention is a displacement transducer into a code comprising a transform into a pulse frequency conversion unit, which is proportional to the displacement speed, the outputs of the cat cerned are connected to inputs of the block determining laziness direction, the first and second outputs are connected to first inputs; first and second switching units, respectively, two OR elements, reversible counters and additional elements OR 2. The disadvantage of this converter is a narrow application area, due to the fact that the scheme for changing the division factor is rigidly connected with numerous connections with a reversible counter and, therefore, the device cannot be used in indicator devices for accelerated movement of the marker. The purpose of the invention is the expansion of the field of application. The goal is achieved by the fact that in a movement converter into a code containing a conversion unit moving to a pulse frequency, the outputs of which are connected to the inputs (the direction detection unit, the first and second outputs of which are connected to the first inputs of the first and second switching blocks, respectively, two elements OR, two groups of pulse frequency multipliers were introduced; the first and second outputs of the direction determination unit are connected respectively to the first inputs of the first and second Elements OR and to the information the inputs of the first pulse frequency multipliers, the outputs of the first and second switching units are connected to the control inputs of the pulse frequency multipliers of the first and second groups, respectively, the outputs of the previous pulse frequency multipliers, except the last ones in each group, are connected to the information inputs of the subsequent pulse frequency multipliers and the corresponding inputs the first and second elements OR, respectively, the outputs of the last frequency multipliers of the pulses of the first and second groups are connected to the last inputs of the ne pvogo and the second element OR, respectively, the outputs of which are connected to the outputs of the converter. In addition, a pulse frequency multiplier contains a trigger, a shift register, an AND block, an OR element, a D input of a trigger is connected to a control input of a pulse frequency multiplier, a trigger output is connected to a shift register information input, the outputs of which are connected to the inputs of an AND block of elements, the outputs of which are connected to the inputs of the OR element, the output of which is connected to the R input of the trigger and to the output of the pulse frequency multiplier, the information input of the pulse frequency multiplier is connected to the counting input of the trigger, clock the first input of the multiplier is connected to the pulse frequency counting input sdigayuschego register and a control input of unit elements I. FIG. 1 is a flowchart of a motion to code converter; in fig. 2 - temporary location of pulses at the inputs of multipliers (a 1 and Li a 2, b 1 or b 2, 1 or B 2) and at the outputs of the device (tl or r2); in fig. 3 is a diagram of one of the frequency multipliers. The displacement transducer to the code contains a transform into a pulse frequency unit 1, which is proportional to the speed of movement, a direction determining unit 2, switching units 3 and 4, multipliers 5-7 pulses of the first group, first element OR 8, pulse frequency multipliers 9-11 the second group, the second element OR 12. The multipliers 5-7, 9-11 of the pulse frequency can be executed on delay lines with taps, on shift registers and other devices that implement the time multiplication diagram / shown in .2. The circuit of one of the multipliers 5-7, 9-11 of the pulse frequency on the shift registers (FIG. 3) contains a trigger 13, a shift register 14, a block of 15 AND elements, an OR element 16. The converter works as follows. The movement at the input of unit 1 is transformed into two sequences of pulses at its outputs with a phase shift of 1/4 period. These sequences of pulses are received in the direction determining unit 2, which converts the input signals into a sequence of pulses at one of the outputs of the first or second J, depending on the direction of movement, and there are no pulses at the other output. From the first output of block 2, the pulses proportional to the magnitude of the displacement are fed to the first input of the first multiplier 5 and to the input of the first switching unit 3. The speed of the pulse sequence is lower than the first preset value; the control voltage at the outputs of the switching unit 3 is absent and the multipliers of the first group are disabled. At the output of the first element OR 8 there are tuning pulses that follow the frequency of the pulses from the first output of the unit 2. At the speed of the primary sequence. Above the first preset, the control voltage of the switching unit 3 permits the passage of pulses through the first multiplier 5 ,. and from its output, the pulses multiplied by Hlraz go to the first element OR 8 and to the outputs of the device. When the speed of the primary pulse sequence is higher than the second predetermined, the controlling switching block 3 connects two multipliers 5 and their common multiplication factor becomes equal to the product of its own multiplication factors, and taking into account the addition of the primary pulse sequence in the element OR 8, their number K the output of the device is: at low speed VV, where n is the primary number of pulses; V is the first threshold speed; when V V V, where are the threshold values of the velocity; X is the multiplication factor of the first multiplier; when V V 1 (.. X | t), where k -, the number of series-connected multipliers. With the same multiplication factors N p (X -I- 1), with V V. Similarly, the converter works when moving in the opposite direction / when switching unit 4, multipliers 9-11 / element OR 12 work in operation. Operation of one of the multipliers 5-7, 9-11 on the shift register (Fig. 3) begins when the flip-flop 13 is set to one state by the input pulses with a frequency t in the presence of a resolution of the setting v coming from the switching unit 3 or 4. Clock pulses (TI) write the logical unit to the shift register and its subsequent advance in it. At the same time, the clock pulses arrive at block 15 of the elements AND to match one of them with a single value of one of the outputs of register 14. The pulses allocated by the AND elements arrive at the OR 16 element for summation. The first impulse from the output of the element OR 16, the trigger 13 is set to the initial state of a logical zero, which ensures the formation and advancement in the register of a single, impulse. The output of the OR 16 element generates a number of pulses equal to the number of states of the shift register 14. The outputs of the elements OR B and 12 provide the ability to connect the device to a reversible counter of any type or to the input of another control device, since the signals from the output terminals are necessary and are sufficient for proportional control of both the slow speed of the movement / and the multiplication with a high speed of movement. The proposed device has two inputs and two outputs (which allows it to be installed at the input of a control device of any type, to produce multiplication by sequential switching on (cascading).