SU1067611A2 - Видеорегенератор цифровых сигналов с автоматической регулировкой усилени - Google Patents

Abstract

ВИДЕОРЕГЕНЕРАТОР ЦИФРОВЫХ СИГНАЛОВ С АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКОЙ УСИЛЕНИЯ . по авт. св. № 856032, отличающийс  тем, что, с целью повышени  точности регенерации сигналов, введены сумматор по модулю два, два D-триггера, два интегратора , второй блок вычитани , фазовращатель и два блока задержки, при .чем выход формировател  через последовательно соединенные фазовращатель и сумматор по модулю два подключен к входам первого и второго D-триггеров , выходы которых через соответствующие интеграторы подключены к входам второго вычитающего, блока, выход которого подключен к управл ющему входу формировател , вход и выход фазовращател  соответственно , через первый и второй блоки задержки соединены с.другими входами D-трйггеров , выход решающего блока и выход порогового блока второго детектора подключены соответственно к второму и третьему входу сумматора (Л по модулю два.

Description

а

о

Иг обретение относитс  к технике св зи и может испольковгггьс  дл  ре reHejpauHH цифровых сигналов по волноводу , световоду, коаксиальному кабелю , радиорелейным лини м и с помощью различных кодов„

По основному авТо св. 856032 известен видеорегеьератор цифровых сигналов с автоматической регулировкой усилени  ЧАРУ), содержащий последовательно соединенные блок вычитани , регулируемой усилитель и решающий блок, два .детектора, выходы которых подключены к соответствующим входам блока вычитани , формирователь , вход которого соединен с выходом регулируемого усилител , а выход - с тактовым-, входами решающего блока и двух детекторов, сигнальные входы которых соединены с выходом решающего блока, а их управл ющие входы с выходом регулируемого усилител , причем каждый детектор выполнен в виде последовательно соединенных порогового блока, сумматора по модулю два и интеграторгг, при этом выход интегратора, входы с у -.« тор а и порогового блока . вл ютс  выходом и входамз-1 детектора 1,

Недостатком известного видеорегенератора  вл етс  точносаь регенерации . вли нтл  изменений моментов схробировани  в решающем к пороговых блоках, обусловленных дрейфом фазы импульсов на выходе формировател  по отно уению к фазе импульсов ia выхода регулируемого усилител  (температурный и временной дрейф)„ При изменении моментов стробировггни  и,змен еугс  амплитуда регулируюш .его напр жег-п  - снстеглы ЛРУ, что приводит к несоответствию порога в решающем блоке амплитуде регенерируемых импульсов и ухудшению помехоустойчивости регенератора,

Цель 1-::зоб.рете1-:и  - повы1::ение точиости ре1енерадии сигналов ,. .-:

Поставленна  najib достигаетс  тем что в видеорегенератор цифровых сиг-налов с автоматической регулировкой усилени  (АРУ) введены суг &1атор по модулю два. два В-триг /ера, два интеграторе . второй бдок вычитани , фазовращатель и два блока задерл ки, причем выход фррмовател  через послеовательно соединенные еразовраш,атель И сумматор по модулю два подключен к входам первого и второго D-тригге-ов , выходы которых через соответствующие интеграторы подключены к вхо-. ам второго вычиталощего блока., которого подключен к управл ющеу входу формировател , вход и выод фазовращател  соответсственно чеез первый и второй блоки зг держки оединены с другнм : входггми О-тригерон f выход решггющего блока и .вы™ од порогового блока второго детек-тора подключены соответственно к второму и третьему входу сумматрра по модулю два.

На чертеже изображена структурна  схема предложенного устройства.

Устройство содержит регулируемый усилитель 1, блоки 2 и 3 вычитани , формирователь 4, решающий блок 5, детекторы 6 и 7, состо гдие из пороговых блоков 8 и 9, сумматоров 10 и 11 по модулю два и,интеграторов 12 и 13, сумматор 14 по модулю два, фазовращатель 15, D-триггера 16 и 17, блоки 18 и 19 задержки, интеграторы 20 и 21, сумматоры 10, 11 и 14 по модулю два состо т из D-триггеров 22 - 24 и полусумматоров 25 - 27, а решающий блок 5 состоит из пороговог блока 28 D-триггера 29.

Регенератор работает следующим образом

Бинарные сигналы, подлежащие регенерации , поступают на вход устройства , а затем после усилени  в регулируемом усилителе 1 - на вход решающего блока 5, в котором происходит восстановление передаваемого сигнала по форме и временному положению . Тактова  застота вьщел етс  из сигнала с помощью формировател  4, на выходе которого вырабатываютс  пр моугольные импульсы (меандр) тактовой частоты.Если в момент полохсительного фронта напр жени  тактовой частоты напр жение на входе решающего блока 5 превышает порог,то на выходе D-триггера 29 формируетс  импульс с задержкой на один такт. Этот импульс имеет длительность, равную одному такту, и соответствуЕсли такого превы1

ет символу

шени  порога нет, то на выходе D-триггера 29 по вл етс  пробел, соответствующий символу О. Действие помех приводит к трансформации передаваемых символов в противоположные посвоему значению, т.е. возникают сбои э передаваемом сообщении. При отклонении амплитуды сигнала от оптимального значени , соответствующего определенному порогу в решающем блоке 5, веро тности ошибок увеличиваютс . Восстановление амплитуды сигнала до ее оптимального значени  производитс  системой автоматической регулировки усилени , содержащей деTeKTopF: . 6 и 7, а также первый блок вычитани  2« .

Работа системы АРУ основана на измерении веро тностей попадани  сигнала и шума в область напр жений больше и меньше порога решающего блока 5, причем максимальна  и минимальна  амплитуды напр жений смеси сигнала и шума ограничены по- рогами пороговых блоков 8 и 9..Оценка указанных веро тностей производитс  сумматорами и интеграторами. 12 и 1.3 в момент стробировани  детек торов 6 и 7 тактовыми импульсами. Параметры детекторов 6 и 7 подбираютс  таким образом, что в установившемс  режиме указанные вышеверо тности равны. При отклонении значеНИИ напр жений сигнала в моменты стробировани  детекторов 6 и 7 по их тактовым входам от оптимальной величины порога нарушаетс  равенство указанных веро тностей, что приводит к по влению регулирующего напр жени  на выходе блока 2 вычитани . В результате действи  этого напр жени  система АРУ восстанавливает значение напр жени  сигнала на входе решающего блока 5 в момент действи  стробирующих импульсов на тактовых входах детекторов 6 и 7, т.е. делает его равным оптимальному порогу. Использование D-триггеров в детекторах 6 и. 7, а также в решающем блоке 5 позвол ет оказатьс  от форми ровани  узких стробирующих импульсо в формирователе 8. Это обусловлено тем, что. D-триггер (например типа MS тактируетс  фронтом пр моугольного напр жени , поступающего на его вход синхронизации. При этом запись инфор мации в D-триггер 24 с выхода порог вого блока 9 производитс  со сдвиго /на +180 (т.е. на + /2) , где Т -так товый интервал) по отношению к моме ту опроса решающего блока 5 не инве тированным напр жением тактовой час тоты. В эти моменты времени величин напр жени  сигнального импульса сос тавл ет приблизительно половину от максимального значени  и находитс  в области максимальной крутизны изменени  фронта импульсного сигнала передаваемой информации. Действие п |Мех приводит к тому, что прог сходит превышение или непревышение порога порогового блока 9 суммарным напр жением сигнала и помех в указанные моменты времени ± Т/2. Если сигнал сдвинут по фазе по .отношениюк тактовому напр жению, то .веро тность превышени  (и соответственно непревышени ) порога блока 9 в моменты :стробировани  - Т/2 по отношению К моментам стробировани  решающего . блока 5 не равна веро тности превы . шени  порога (и соответственно его непревышёни ) в моменты ±/2. Это обсто тельство и определ ет принцип работы предлагаемого устройства. . Сумматор 14 оценивает неравно . значность решений, прин тых решающим блоком 5 и пороговым блоком 9 соответственно в различные моменты времени, сдвинутые на половину пери да тактовой частоты, причем в перво половине напр жени  сумматора 14 содержитс  информаци  о неравнознач ности по отношению к решению в пороговом блоке 9 в момент времени, предшествующий решению в решающем.блоке 5, а во второй половине - о неравнозначности по отношению к решению в пороговом блоке 9 в момент времени, запаздывающий по отношению к решению в решающем блоке 5. При сдвиге по фазе сигнала по отнош нию к вырабатываемому тактовому напр жению веро тности двух указанных выше сигналов неравнозначности не равны, что может быть использовано дл  корректировки фазы напр жени  тактовой частоты. D-триггеры 16 и 17 фиксируют .указанные неравнозначности, а затем интеграторы 20 и 21 усредн ют соответствующие напр жени  неравнозначности . Регулирующее напр жение в соответствии с указанным принципом работы по вл етс  на выходе второго блока 3 вычитани  при неравенстве веро тностей неравнозначных решений. Благодар  обратной св зи с выхода второго блока 3 вычитани  на управл ющий вход формировател  4 прои ходит корректировка фазы напр жени  тактовой частоты, и момент стробировани  порогового блока 28 приближа- ; етс  к оптимальному значению соответствующему максимуму входного сигнала. При этом система АРУ обеспечивает соответствие амплитуды сигнала опти..мальному значению порога. При отклонени х формы сигнала от симметричной требуетс  корректировка величины фазового сдвига в фазовращателе 15 относительно значений t/2, что может быть достигнуто либо путем включени  последовательно с инвертором в фазовращателе 15 линии задержки небольшой величины (напри мер, одного-двух корпусов интегральных схем) либо вычитанием напр жений интеграторов 20 и 21 с неравными весами . Блоки задержки 18 и 19 предназначены дл  компенсации задержки импульсов в цеп х сумматора 14. В качестве этих блоков задержки могут быть также использованы интегральные схемы (например, один-два корпуса повторител  напр жений). Анализ показывает, что на форму дискриминационной характеристики, фазового детектора, незначительно вли ет коэффициент коррел ций шумов, а также различие порогов пороговых блоков 9 и 28. Это обусловлено тем, что на характеристику фазового детектора в большей степени вли ют межсимвольные помехи, а не шумы входного усилител  видеорегёнератора . Максимальное значение дискриминационной характеристики соответствует веро тности по влений импульсов равной 1/2 (при равноверо тных

О ) . Это свидеЧ .

символах

тельствует о достаточно большой крутизне дискриминационной характеристики и возможности получени  хорошей стабильности и точности фазовой автоподстройки ,,

Преимущество предлагаемого устройства заключаетс  в том, что за счет фазовой автоподстройки, вли ющей на ., стробировани  решающего блока 5 ,так и сочность поддержани  оптимального зна ченй  стробировани  решающего блока 5 , так и точность поддержани  оп-. тимального значени  амплитуды сигнала -на входе решающего блока 5, что приводит к повышению точности регенерации. Данные факторы (порог -и точность стробировани ) в наибольшей степени вли ют на точность регенерации сигналов.

Кроме того, при примененном принцине статистической фазовой автоподстройки происходит увеличение стабильности по сравнению с обычными аналоговыми диодными фазовыми детекторами , а также фазовыми детекторами на двухэтажных дифференциальных эмиттерносв занных каскадах усилени . Это преимущество обусловлено тем, что примененный фазовый детектор ,  вл етс  цифровым по структуре и принципам работы.

Claims (1)

1. ВИДЕОРЕГЕНЕРАТОР ЦИФРОВЫХ СИГНАЛОВ С АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКОЙ УСИЛЕНИЯ по авт.· св. № 856032, отличающийся тем, что, с целью повышения точности регенерации сигналов, введены сумматор по модулю два, два D-триггера, два интег ратора, второй блок вычитания, фазовращатель и два блока задержки, причем выход формирователя через последовательно соединенные фазовращатель и сумматор по модулю два подключен к входам первого и второго D-триггеров , выходы которых через соответствующие интеграторы подключены к входам второго вычитающего, блока, выход которого подключен к управляющему входу формирователя, вход и выход фазовращателя соответственно . через первый и второй 'блоки задёржки соединены с.другими входами D-трйггеров, выход решающего блока и выход порогового блока второго детектора подключены соответственно к второму и третьему входу сумматора по модулю два.