Изобретение относитс к автоматике и вычислительной технике и пре назначено дл дифференцировани ана логовых сигналов. Известно дифференцирующее устрой ство, содержащее запоминающие конденсаторы и ключи l . Известно также дифференцирующее устройство, содержащее запоминающие конденсаторы ключи, входной ре зистор, дифференциальный усилитель триггер, элементы.И и ИЛИ-НЕ, фильт высоких частот и .фазовый детектор 2 Общим недостатком известных устройств вл етс пониженна чувствительность при дифференцировании мед ленноизмен ющихс сигналов. Наиболее близким к предлагаемому вл етс дифференцирующее устройство , содержащее группу чеек, пам ти кажда из которых соединена управл ющим входом с соответствующим выходом распределител управл ющих импульсов, а выходом - с соответствующим входом суммирук цего усилител , подключенного выходом через фильтр нижних частот к выходу устройства , причем вход распределител управл ющих импульсов соедине с ши ной тактовой частоты и с выходом элемента задержки, подключенного вх дом к тактовому выходу амплитудного модул тора, соединенного входом с входом устройства, а пр мым и проти вофазным информационными выходами с несколькими входами нечетных и четных чеек пам ти соответственно выполненных на магнитных аналоговых усредн ющих элементах 2 . Недостатком прототипа вл етс сложность устройства. . Цель изобретени - упрощение уст ройства. Поставленна цель достигаетс тем, что в дифференцирующем устройстве , содержащем группу чеек пам ти , кажда из которых соединена управл ющим входом с соответствую1цим выходом распределител импульсов , а выходом - с соответствующим входом суммирующего усилител подключенного выходом через фильтр нижних частот к выходу устройства, причем вход распределител импульсов соединен с шиной тактово|1 частоты , кажда чейка пам ти содержит ключ и запоминающий конденсатор, подключенный первой обкладкой к первой входной устройства, а второй обкладкой - к выходу чейки пам ти и к сигнальному входу ключа, соединенного управл ющим входом с управл ющим входом чейки пам ти, а выходе - с второй входной клеммой устройства. На чертеже изображена блок-схема дифференцирующего устройства. Устройство содержит группу чеек 1 пам ти, кажда из которых содержит ключ 2 и запоминающий конденсатор 3, подключенный первой обкладкой к первой входной клемме устройства, а второй обкладкой - к выходу чейки 1 пам ти и к сигнальному входу ключа 2, соединенного управл пощим входом с управл ющим входом чейки 1 пам ти, а выходом - с второй входной клеммой устройства, чейка 1 пам ти соеди11е ;а управл ющим входом с соответстЕьч-;дим выходом распределител 4 импульсов, а выходом - с соответствующим входом суммируквдего усилител 5. Выход усилител 5 через фил-тр 6 нижних ча;.ггот подключен к устройства, з вход распредели7ел 4 соединен с шиной 7 тактовой часхоты. Дифферекцир тотее устройство работает следующим образ9 На входные клемми поступает дифференцируемый аналоговый .сигнал,, а на вход распределр,тел 4 импульсов импульсы тактовой частоты. При этом на выходах распределител 4 формируетс последовательность управл ющих импульсов. При поступлении этих импульсов на управл ющие входы соответствующих ключей 2 эти ключи открываютс (замыкаютс ), т„е, происходит подключение ссответотвуажгэ-го запоминающего конденсатора 3 к вxoдныIvi клеммам устройства. При этом напр жение на гюдключенном запоминанием конденсаторе 3 стано.йитс рав ным входному дифференцируемому напр жению . Все остальное врем , т.е. в паузах между подключени м:: к входным клеммам, соответствующие ключи 2 разомкнуты и конденсаторы 3 подхлточены между соответствующими входами суммирующего усилител 5 и первой верхней на чертеже) входной клеммой . При этом входное напр женке через запоминающие конденсаторы 3 поступает на соответствующие входы суммирующего усилител 5, который ос тцествл ет с-уммирование с раЕньмк коэффициентами передачи по всем входам. Таким образом, Б камсдый -текущий момент времени один из запоминающих конденсаторов 3 вс.-;гда подключен к входным клеммам устройства , в то врем как приращени входного напр жени относительно трех запомненных значений через осталь ные запоминающие конденсаторы 3 поступают на входы суммирующего усилител 5 . Поскольку управлш-ощие импульсы поступают на ключи 2 последовательно , соответственно происхсмит и запсминание конденсаторалми 3 текущих значений входного напр жени ,а значит и компенсаци ебсо.пютнс1величины входного напр жени в пределах цикла опроса-.записи „ Поэтому в пределах одного цикла- опроса-записи сигнал на выходе суммирующего усилител 5 равен Vu-t v4 fii:UHHKj, где К - параметр скорости изменени входного сигнала, с, в пределе производнойdUgj/di К2- коэффициент передачи суммирующего усилител по каждому из входов; 1 - период тактовой частоты, ц - текущий момент времени в пределах периода тактовой частоты; 1 1,2,..., (h - 1) ; М - количество задействованных входов суммирующего усилител . Изменение напр жени на запомиНснощих конденсаторах 3 носит ступенчато-возрастающий или убывающий (в зависимости от изменени входног сигнала) характер. При этом частота изменени напр жени на каждом из з поминающих конденсаторов 3 соответствует частоте циклов опроса-записи т.е. частоте по влени управл ющих импульсов на соответствующих выхода распределител 4. Необходимо отметить , что входное сопротивление сум мирующего усилител 5 по каждому из входов должно составл ть дес тки-со ни мегаом (и более) с тем, чтобы не происходил подзар д запоминающих конденсаторов 3 входными токами ус лител при подключении запоминающих конденсаторов 3 между первой входно клеммой и соответствующими входами суммирующего усилител 5. Сигнал с выхода суммирующего усилител 5 пос тупает на вход фильтра 6 нижних частот , где происходит его сглаживание, и с выхода фильтра 6 подаетс на выг ход устройства. При значении.производной равном нулю или при изменении знака производной соответственно становитс равным нулю или измен ет знак и величину сигнал с выхода устройства . Паразитна посто нна времени при этом всегда неизменна и составл ет .p J(H-0. Чувствительность устройства определ етс количеством запоминающих конденсаторов и ключей, периодом тактовой частоты и коэффициентом усилени суммирующего усилител , причем при увеличении количества запоминающих конденсаторов и управл емых ключей улучшаютс технические характеристики устройства . Испытани макета устройства показали , что при скорости изменени входного сигнала 15 мкВ/с уровень выходного сигнала составл ет около 1В(, t 0,1 с), паразит- на посто нна ,времени - менее 1с. Измен период тактовой частоты можно осуществл ть измерение производных в динамическом диапазоне до 200 дБ. Таким образом, предлагаемое устройство вследствие конструктивного совмещени выполнени операций запоминани значений входного напр жени и формировани приращений относительно этих запомненных значений более просто в технической реализации, по сравнению с прото- , типом.The invention relates to automation and computing and is intended to differentiate analog signals. A differentiating device is known that contains memory capacitors and switches l. A differentiating device is also known that contains memory capacitors, keys, an input resistor, a differential trigger amplifier, elements. AND OR-NOT, a high-pass filter and a phase detector 2 A common drawback of known devices is the reduced sensitivity in differentiating slow-changing signals. The closest to the present invention is a differentiating device containing a group of cells, the memory of which is connected by a control input to the corresponding output of the control pulse distributor, and the output to the corresponding input of the summed amplifier of the amplifier connected by the output through a low-pass filter to the output of the device, moreover, the input of the distributor of control pulses connected to the bus of the clock frequency and to the output of the delay element connected to the clock output of the amplitude modulator is connected th input to the input device, and straight and counterclockwise vofaznym data outputs from multiple inputs of odd and even memory cells respectively formed on magnetic constituent elements averaged analog 2. The disadvantage of the prototype is the complexity of the device. . The purpose of the invention is to simplify the device. The goal is achieved by the fact that in a differentiating device containing a group of memory cells, each of which is connected by a control input with the corresponding output of the pulse distributor, and the output - with the corresponding input of a summing amplifier connected through the low-pass filter to the output of the device, and the input of the distributor the pulses are connected to the clock frequency bus | 1 frequency, each memory cell contains a key and a storage capacitor connected by the first lining to the first input device, and the second a facing - to the output of the memory cell and to the signal input of the key, a control input connected with control input of the memory cell, and output - with an input terminal of the second device. The drawing shows a block diagram of the differentiating device. The device contains a group of memory cells 1, each of which contains a key 2 and a storage capacitor 3 connected by the first plate to the first input terminal of the device, and the second plate to the output of the memory cell 1 and to the signal input of the key 2 connected by controlling the input the control input of memory cell 1, and the output with the second input terminal of the device, memory cell 1 of the connector; and the control input with the corresponding 4 pulse distributor, and the output with the corresponding input of the total amplifier 5. I ate 5 through the fil-tr lower ca 6; .ggot connected to the device input of raspredeli7el 4 is connected to bus 7, a clock chaskhoty. The differential device operates as follows: A differentiated analog signal is fed to the input terminals, and a 4-pulse telephone pulse at the input distributor. In this case, a sequence of control pulses is formed at the outputs of the distributor 4. When these pulses arrive at the control inputs of the corresponding keys 2, these keys open (close), i.e., the light of the two output memory capacitor 3 is connected to the input terminals of the device. At the same time, the voltage on the capacitor connected to the storage, 3, becomes equal to the input differentiable voltage. The rest of the time, i.e. in the pauses between connecting :: to the input terminals, the corresponding switches 2 are open and the capacitors 3 are plugged between the corresponding inputs of summing amplifier 5 and the first upper one in the drawing) input terminal. At the same time, the input voltage through storage capacitors 3 is fed to the corresponding inputs of summing amplifier 5, which has a c-amplification with equal transfer coefficients for all inputs. Thus, the booster is the current moment of time one of the storage capacitors 3 vs. Is always connected to the input terminals of the device, while the input voltage increments relative to the three stored values through the remaining memory capacitors 3 arrive at the inputs of the summing amplifier 5. Since the control impulses are sent to the keys 2 sequentially, respectively, the capacitors supply 3 current values of the input voltage, and therefore compensate ex-plugs 1 of the input voltage within the polling cycle-record. Therefore, within one polling cycle-recording the output signal of summing amplifier 5 is equal to Vu-t v4 fii: UHHKj, where K is the parameter of the rate of change of the input signal, s, in the limit of the derivative dUgj / di K2, the transfer coefficient of the summing amplifier for each of the inputs; 1 - the period of the clock frequency, C - the current time within the period of the clock frequency; 1 1,2, ..., (h - 1); M - the number of inputs of the summing amplifier. The change in voltage on the memorized capacitors 3 is step-increasing or decreasing (depending on the change in the input signal). In this case, the frequency of the voltage change on each of the memory capacitors 3 corresponds to the frequency of the polling-recording cycles, i.e. the frequency of occurrence of control pulses at the respective outputs of the distributor 4. It should be noted that the input impedance of summing amplifier 5 for each of the inputs must be tens to one mega (or more) so that recharge capacitors 3 are not charged the input currents of the amplifier when connecting the storage capacitors 3 between the first input terminal and the corresponding inputs of the summing amplifier 5. The signal from the output of the summing amplifier 5 arrives at the input of the low-pass filter 6, where smoothing it, and output from filter 6 is fed to Vyg stroke device. When the value of the derivative is zero or when the sign of the derivative changes, respectively, it becomes equal to zero or the sign and magnitude of the signal from the output of the device changes. The parasitic time constant is always constant and is .p J (H-0. The sensitivity of the device is determined by the number of storage capacitors and keys, the period of the clock frequency and the gain factor of the summing amplifier, and with increasing number of storage capacitors and control keys, technical characteristics of the device. Testing the layout of the device showed that at a rate of change of the input signal of 15 µV / s, the level of the output signal is about 1 V (, t 0.1 s), parasitic time is less than 1 s. By changing the clock frequency period, it is possible to measure derivatives in a dynamic range of up to 200 dB. Thus, the proposed device, due to the constructive combination of the storage of input voltage values and increments relative to these stored values, is more simple in technical implementation, compared with the prototype, type.