SE508850C2 - Tidsväljarsteg för smal- och bredbandiga signaler med säkerställande av ram och sekvensintegritet - Google Patents

Description

508 850 inskrivning av användardatat i, och utläsning av användardatat ur talminnena sker i olika tidluckor. Ett styrminne innefattar också lagringspositioner som var och en svarar mot en tidlucka.

En tidluckeräknare adresserar cykliskt lagringspositioner dels i styrminnet och dels i talminnet. I varje tidlucka adresseras en lagringsposition i styrminnet för utläsning av i styrminnet lagrad styrinformation. Styrinformationen i styrminnena adresserar i sin tur talminnena dels för utläsning av användardatat ur de ingående tidsväljarstegen, dels för inskrivning av användardatat i de utgående tidsväljarstegen.

Användardata som inkommer till ett ingående tidsväljarsteg uppträder i inkommande tidluckor. I rumsväljarsteget placeras användardatat genom det ingående tidsväljarsteget i s.k. interna tidluckor. Användardatat som går ut från ett utgående tidsväljarsteg placeras genom det utgående tidsväljarsteget i utgående tidluckor. Genom de interna tidluckorna undviks konflikt i rumsväljarsteget.

Styrinformationen skapas i ett styrsystem, såsom ett datorprogram-styrt styrsystem, ingående i telekommunikations- systemet. Styrsystemet är anslutet till väljaren. Inskrivning av styrinformationen till styrminnena beordras från styrsystemet för anvisning av tidluckor som används vid kopplingen av användardatat igenom väljaren.

Vid en typ av förbindelse, s.k. smalbandig (narrowband) förbindelse, inkommer användardata i endast en inkommande tidlucka varje ram. Användardata fördröjs olika för olika smalbandsförbindelser. För varje smalbandsförbindelse beror fördröjningen av i vilka inkommande tidluckor användardatat inkommer till väljaren, och i vilka interna tidluckor och utgående tidluckor användardatat för smalbandsförbindelsen 508 850 3 kopplas igenom väljaren. De inbördes tidsförhållandena mellan de ingående tidluckorna, de interna tidluckorna och de utgående tidluckorna för en smalbandsförbindelse bestämmer fördröjningen hos användardatat som hör till smalbandsförbindelsen.

En annan typ av förbindelse, s.k. bredbandig (wideband) förbindelse, upptar flera tidluckor i varje ram. Användardata som hör till en bredbandig förbindelse inkommer i flera inkommande tidluckor i varje ram, och kopplas igenom väljaren i flera interna tidluckor och i flera utgående tidluckor på sätt och vis som flera separata smalbandiga förbindelser. En bredbandsförbindelse kan således betraktas som en sammanslagning av flera smalbandiga förbindelser. Användardata som hör till en bredbandsförbindelse kommer således att kopplas igenom väljaren i flera smalbandiga förbindelser med olika fördröjning.

Ett problem härvid är att uppnå sekvensintegritet s.k. Time Slot Sequence Integrity (TSSI) och ramintegritet s.k. Time Slot Frame Integrity (TSFI) för bredbandsförbindelser, d.v.s. att säkerställa dels att dataord som utgör användardata för en bredbandsförbindelse bibehåller en och samma inbördes tidsordning genom väljaren, dels att de av dataorden som inkommer i inkommande tidluckor i en och samma ram placeras i inbördes samma ram i utgående tidluckor.

Om exempelvis ramintegritet (TSFI) inte bibehålls genom väljaren så måste användarterminalerna i vissa tele- kommunikationstillämpningar vara utrustade med ramanalys- erings- och ramregenereringsutrustning. Detta innebär en icke- önskvärd ökad kostnad för användarna. 508 850 4 Den europeiska patentansökan 0.532.914 A2 avser ett för- dröjningskorrigerande system i ett PCM-kopplingssystem för flera kanaler. I enlighet med detta fördröjningskorrigerande system så utnyttjar man ett externt minne separerat från talminnena i själva väljarstrukturen, och en styrenhet för att fördröja vissa av de data som finns lagrade i detta externa minne. Det externa minnet är anordnat på utgången (eller ingången) av själva väljaren och de data som har kopplats genom väljaren lagras efter utmatning därifrån i det externa minnet.

Styrenheten genererar ramkorrigeringsinformation om flera bitar som sänds till en komplicerad kretslösning. Kretslösningen verkar för att fördröja vissa av de data som är lagrade i det externa minnet i enlighet med ramkorrigeringsinformationen så att dessa data fördröjs med det antal ramar som anges av det genom väljaren mest fördröjda datat. Data i en från väljaren utgående ram N kan således fördröjas en eller flera ramar så att dessa data utmatas i ram N+1, N+2 eller N+3.

Enligt denna lösning är varken det externa minnet eller kretslösningen i övrigt integrerad i själva väljarstrukturen.

Dessutom ökar användandet av ett ytterligare externt minne antalet nödvändiga minnesaccesser. Det ytterligare externa minnet har inte heller någon kontinuerlig övervakning av lagringscellerna, eftersom dessa celler bara används vid fördröjning för bredbandsförbindelser och inte vid smalbands- förbindelser.

Det amerikanska patentet 4.704.716 till Bowers et al. visar ett sätt och en anordning för att upprätta en bredbandsförbindelse bestående av ett antal segment av TDM-kanaler genom ett kommunikationsnätverk. I synnerhet visas ett kopplingsnätverk av TST-typ innefattande extra buffertminnen i det ingående tidssteget och det utgående tidssteget för att garantera att 508 859 5 alla data som tas emot i en tidsram från ett givet segment samlas enbart till samma utgående tidsram. I det ingående steget används två buffertminnen, där alla data i en given ram lagras i ett av dessa buffertminnen under en given ramperiod, samtidigt som utläsning av data i det andra buffertminnet sker, och utläses ur samma buffertminne nästa tidsperiod, samtidigt som data lagras i det andra buffertminnet. I det utgående steget där läs- och skrivcyklerna för en tidsram inte sammanfaller p.g.a. signalfördröjningar i kopplingsnätet, används tre buffertminnen på motsvarande sätt som i det ingående tidssteget, för att garantera att data i en given tidsram bibehålls i samma tidsram.

Denna lösning medför extra fördröjning i både ingångssteget och utgångssteget. Ett flertal extra buffertminnen tillkommer, och dessutom måste in- och utläsningen alternerande mellan de olika buffertminnena administreras på något sätt.

Redogörelse för uppfinningen Ett huvudsyfte med uppfinningen är att finna på ett enkelt sätt för att erhålla sekvensintegritet (TSSI) och ramintegritet (TSFI) vid koppling av förbindelser genom en väljare eller ett väljarsteg.

Vidare är ett syfte med uppfinningen att tillhandahålla en realisering som fördröjer vissa data på så sätt att integritetskraven uppfylls. Denna realisering bör vara integrerad i själva väljaren på så sätt att ett minimum av extra utrustning behöver användas. Dessutom är det önskvärt att enkelt kunna övervaka realiseringen kontinuerligt.

Ett ytterligare syfte med uppfinningen är att åstadkomma sekvens- och ramintegritet med minimerad fördröjning av 508 850 användardatat genom väljaren och utan att öka antalet nödvändiga minnesaccesser.

Dessa syften uppnås genom uppfinningen såsom den definieras i de bifogade patentkraven.

Användardata tillhörigt en förbindelse, företrädesvis bredbandig, fördelas dels mellan de interna tidluckor i varje ram som anvisats den bredbandiga förbindelsen för koppling av användardatat genom väljaren, och dels mellan de utgående tidluckor i varje ram som anvisats den bredbandiga förbindelsen för koppling av användardatat genom väljaren.

Enligt en allmän uppfinningsprincip utvidgas talminnet i ett väljarsteg i väljaren så att detta innefattar lagrings- positioner som till antalet motsvarar antalet tidluckor i två ramar. Dessa lagringspositioner är anordnade i två lika stora minnesdelar i talminnet. Vidare anordnas en fördröjnings- styrenhet i tidsväljarsteget för generering av fördröjnings- information baserat på styrinformation i väljarstegets styrminne och en bestämd del av räknarinformationen från en tidluckeräknarkrets. Denna fördröjningsinformation styr, för varje tidlucka, till/från (beroende på om talminnet är anordnat i ett utgående steg eller ett ingående steg) vilken av den första och den andra delen av talminnet som användardata ska vidarekopplas. Den första delen av talminnet motsvarar här en första ram av tidluckor, och den andra delen av talminnet motsvarar en efterföljande andra ram av tidluckor.

I en specifik utföringsform av uppfinningen innefattar styrinformationen i väljarstegets styrminne, för varje tidlucka, första styrdata som anger till/från vilken tidlucka i en ram som användardata ska kopplas vidare, samt andra styrdata 508 850 7 som är representativt för om detta användardata ska kopplas till den första ramen eller fördröjas en ram till den andra ramên .

Det utvidgade talminnet och fördröjningsstyrenheten kan anordnas i t.ex. ett ingående väljarsteg eller ett utgående väljarsteg av väljaren.

Uppfinningsidén är i synnerhet tillämpbar på ett godtyckligt väljarsteg genom vilket användardata kopplas mellan första tidluckor som inkommer till steget och andra tidluckor som utgår från steget.

Eftersom ett utvidgat talminne används utan någon extra separat minnesenhet så ökar inte antalet minnesaccesser. Dessutom erhålls en kontinuerlig övervakning av alla lagringscellerna i det utvidgade talminnet automatiskt, eftersom alla cellerna gås igenom cykliskt under loppet av två ramar; inte bara vid fördröjning av bredbandsförbindelser utan även vid normal koppling av smalbandsförbindelser.

Genom utvidgningen av talminnet är fördröjningsvärdena enkla att åstadkomma. Företrädesvis utgörs fördröjningsvärdena av endast en bit per tidlucka, som lagras i styrminnet i det aktuella väljarsteget.

De i väljaren befintliga tal- och styrminnena utnyttjas på ett optimalt sätt. Lösningen är således integrerad i själva väljarstrukturen så att endast ett minimum av extrautrustning erfordras. 508 850 Uppfinningen uppvisar följande fördelar: - ram- och sekvensintegritet kan upprätthàllas genom en väljare med användande av ett minimum av extrautrustning; - fördröjningsmekansimen för erhållande av sekvens- och ramintegritet behöver bara utföras på en sida av väljaren, varigenom fördröjningen minimeras; - antalet minnesaccesser ökar inte, eftersom idén är att utvidga ett redan befintligt talminne; - lösningen är integrerad i själva väljarstrukturen; - en enkel logikimplementering av fördröjningsstyrenheten; - den extra styrinformationen i form fördröjningsvärden kan realiseras genom en enda bit per tidlucka, vilket underlättar logikimplementeringen och minimerar det extra minnesutrymme som erfordras i styrminnet; och - kontinuerlig övervakning av det utvidgade talminnets celler erhålls automatiskt.

Kort figurbeskrivning Uppfinningen skall nu beskrivas mera ingående med ledning av ritningarna, i vilka fig. l schematiskt visar en kretskopplande väljare med TST- struktur och ett styrsystem, fig. 2a visar ett styrsystem och en tidsväljarmodul med ett utgående tidsväljarsteg enligt uppfinningen, fig. 2b visar ett styrsystem och en tidsväljarmodul med ett ingående tidsväljarsteg enligt uppfinningen, fig. 3 visar en tidluckeräknarkrets enligt uppfinningen, fig. 4 visar en fördröjningsstyrenhet enligt uppfinningen, 508 850 9 fig. 5 visar ett flödesdiagram enligt uppfinningen som beskriver hur inkommande tidluckenummer normeras mot en tidsfas hos ramar för interna tidluckor, fig. 6 visar ett flödesdiagram som beskriver hur en offset- variabel beräknas enligt uppfinningen, fig. 7a visar ett flödesdiagram enligt uppfinningen som beskriver hur fördelningsinformation i form av lagringspositioner i styrminnena beräknas med hjälp av offset- variabeln, fig. 7b illustrerar hur den beräknade offset-variabeln påverkar fördelningen av inkommande tidluckenummer och utgående tidluckenummer till lagringspositionerna i det respektive styrminnet, fig. 8 visar ett flödesdiagram enligt uppfinningen som beskriver hur interna tidluckenummer normeras mot en tidsfas hos ramar för utgående tidluckor, fig. 9 visar ett flödesdiagram enligt uppfinningen som beskriver hur ett basvärde beräknas, fig. 10 visar ett flödesdiagram enligt uppfinningen som beskriver en bestämning av om någon tidlucka hänför sig till en därpå följande ram relativt den ram som representeras av basvärdet, fig. ll visar ett flödesdiagram enligt uppfinningen som beskriver en beräkning av styrinformation i form av fördröjningsvärden för respektive tidluckenummer i ramar för utgående tidluckor, och 508 850 fig. 12 är ett diagram över ramar av inkommande tidluckor, interna tidluckor och ramar av utgående tidluckor som schematiskt visar hur användardata i de inkommande tidluckorna fördelas på de interna tidluckorna och de utgående tidluckorna enligt ett belysande exempel på en uppkoppling av en bredbandig förbindelse.

Beskrivning av belysande utföringsformer Ej visade användarterminaler, såsom telefoner och datorer, genererar och tar emot användardata. Det är underförstått att med användarterminaler avses här även intern utrustning hos ett telekommunikationssystem som genererar och/eller tar emot data, såsom linjeöverdrag (trunks), tonsändare, tonmottagare och konferensenheter. Användardatat utgörs av dataord om t.ex. 8 bitar. Användardata till eller från en grupp användarterminaler uppträder genom tidsmultiplexering i en och samma s.k. multiplex i tidsintervall som benämns tidluckor, vilka i sin tur ingår i större tidsintervall, om 125 ms, som benämns PCM- ramar, eller för enkelhetens skull enbart ramar. Användardata som genereras av en användarterminal, och tas emot av en (vanligen annan) användarterminal hänför sig till en s.k. förbindelse som är unik för användardatat. En multiplex innefattar således användardata från ett flertal förbindelser.

Användardata som hör till en förbindelse inordnas i en eller flera tidluckor i varje ram, vars tidsrelationer gentemot sina respektive ramar inte förändras mellan på varandra följande ramar. Ramarna utgör tidsreferenser, genom vilka användardatat associeras till förbindelserna.

I fig. 1 visas schematiskt ett telekommunikationssystem med en kretskopplande väljare 1 av ”Time-Space-Time”-typ, en s.k. TST- väljare, och ett styrsystem 2 anslutet till väljaren. Väljaren l har ett antal ingångar 3.n, och ett antal utgångar 4.n. För sos àsß ll enkelhetens skull visas dock endast 2 ingångar 3.1, 3.2 och 2 utgångar 4.1, 4.2. Väljaren 1 innefattar vidare ingående tidsväljarsteg 5.n och utgående tidsväljarsteg 6.n, vilka parvis ingår i tidsväljarmoduler 7.n, och ett rumsväljarsteg 8.

För enkelhetens skull visas endast två ingående tidsväljarsteg 5.1, 5.2 och två utgående tidsväljarsteg 6.1, 6.2.

Varje ingång 3.n är ansluten till ett respektive ingående tidsväljarsteg 5.n. Till varje utgående tidsväljarsteg 6.n är en respektive utgång 4.n ansluten. En ingång 3.n och en utgång 4.n som är anslutna till ett ingående tidsväljarsteg 5.n respektive till ett utgående tidsväljarsteg 6.n i samma tidsväljarmodul 7.n hör till multiplexer vilka vanligen hör till samma grupp användarterminaler. Utgångar 9.n från de ingående tidsväljarstegen är anslutna till ingångar 10.n i rumsväljarsteget 8. Utgångar ll.n i rumsväljarsteget är anslutna till ingångar l2.n i de utgående tidsväljarstegen 6.n.

Anslutningarna framgår närmare av figuren för utgångar 9.1, 9.2, 11.1, 11.2 och ingångar 10.1, 10.2, 12.1, 12.2.

I fig. 2a visas en tidsväljarmodul 7.n och styrsystemet 2.

Styrsystemet 2 visas översiktligt, medan tidsväljarmodulen 7.n visas mera ingående. Tidsväljarmodulen 7.n innefattar ett ingående tidsväljarsteg 5.n och ett utgående tidsväljarsteg 6.n. Ingången 3.n, på vilken en multiplex inkommer från en grupp användarterminaler, är ansluten till en adresseringsenhet 13, som i sin tur är ansluten till ett talminne 14. Talminnet 14 är anslutet till en adresseringsenhet 15, som är ansluten till utgången 9.n. Ingången 12.n är ansluten till en adresseringsenhet 16, vilken i sin tur är ansluten till ett talminne 17. Talminnet 17 är anslutet till en adresseringsenhet 18, som i sin tur är ansluten till utgången 4.n. Styrsystemet 2 är anslutet till adresseringsenheter 19 och 20. Adresserings- 508 850 12 enheten 19 är ansluten till ett styrminne 21. Styrminnet 21 är anslutet till en adresseringsenhet 22. Adresseringsenheten 22 är ansluten till adresseringsenheten 15. Adresseringsenheten 20 är ansluten till ett styrminne 23. Styrminnet 23 är i sin tur anslutet till en adresseringsenhet 24. En utgång 25 hos adresseringsenheten 24 är ansluten till en fördröjnings- styrenhet 26 som i sin tur är ansluten till adresseringsenheten 16. På en ingång 27 inkommer en klocksignal från en i och för sig känd, och därför ej visad klocka för generering av klockpulser, var och en svarande mot en tidlucka. Ingången 27 är ansluten till en tidluckeräknare (TSC) 28. Tidluckeräknaren 28 är i sin tur ansluten, via olika utgångar 29, 30 och 31 dels till adresseringsenheterna 13, 18, 22, 24, dels till fördröjningsstyrenheten 26.

Tidluckeräknaren 28 visas i närmare detalj i fig. 3. Förutom en i och för sig känd räknare 32 innefattar tidluckeräknaren 28 även ett organ 33, ett organ 34 och ett organ 35 till vilka räknaren 32 är ansluten. Utgången 29 hör till organet 33 och är ansluten till adresseringsenheten 13. Utgången 30 hör till organet 34 och är ansluten dels till adresseringsorganet 22, dels till adresseringsorganet 24. Utgången 31 hör till organet 35 och är ansluten dels till adresseringsenheten 18, dels till fördröjningsstyrenheten 26. Funktionen av organen 33, 34 och 35 kommer att beskrivas senare.

Fördröjningsstyrenheten 26 visas i närmare detalj i fig. 4. En ingång 36 till fördröjningsstyrenheten 26 från utgången 25 hos adresseringsenheten 24 är ansluten dels delvis till en första ingång hos ett första jämförelseorgan (komparator) 37, och dels delvis till en första ingång hos en första XOR-grind 38. En ingång 39 till fördröjningsstyrenheten 26 från utgången 31 hos organet 35 i tidluckeräknaren 28 är ansluten dels till ett 508 850 13 organ 40, dels till ett andra jämförelseorgan (komparator) 41.

Organet 40 är anslutet till en andra ingång hos det första jämförelseorganet 37. Det första jämförelseorganet 37 och det andra jämförelseorganet 41 är anslutna till en respektive ingång hos en andra XOR-grind 42. Utgàngen från den andra XOR- grinden 42 är ansluten till en andra ingång hos den första XOR- grinden 38. Den första XOR-grinden 38 är i sin tur ansluten till adresseringsenheten 16. Vidare är utgången 25 från adresseringsenheten 24 delvis ansluten till adresseringsenheten 16, via fördröjningsenheten 26. Åter med hänvisning till Fig. l och 2a. Användardatat i respektive förbindelse kopplas igenom väljaren 1 från en ingång 3.n till en valbar utgång 4.n. Härvid sker såväl tidskoppling, i tidsväljarstegen 5.n, 6.n, som rumskoppling, i rumsväljar- steget 8. Tidskopplingen innebär att användardata som inkommer till ett tidsväljarsteg 5.n, 6.n i givna tidluckor relativt ramarna, fördröjs och utgår ur tidsväljarsteget 5.n, 6.n i andra tidluckor relativt ramarna. Vid rumskoppling upprättas fysiska förbindelser, såsom galvaniska förbindelser, från rumsväljarstegets ingångar lO.n till dess utgångar ll.n.

Rumskopplingen innebär att användardata som inkommer till rumsväljarsteget 8 på en ingång lO.n, t.ex. 10.7 (ej visad), går ut ur rumsväljarsteget 8 från en valfri utgång ll.n, t.ex. 11.3 (ej visad).

Vid koppling av till en förbindelse hörande användardata igenom väljaren 1 inkommer användardatat i en eller flera givna tidluckor i varje ram, i s.k. inkommande tidluckor, till ett ingående tidsväljarsteg 5.n. I de inkommande tidluckorna skrivs användardatat in i talminnet 14 (Fig. 2a). Användardatat utläs- es ur talminnet 14 i andra tidluckor, i s.k. interna tidluckor.

Användardatat som sålunda uppträder i interna tidluckor kopplas 508 850 14 fysiskt igenom rumsväljarsteget 8 (Fig. 1) och skrivs, i de interna tidluckorna, in i talminnet 17 (Fig. 2a) hos ett utgående tidsväljarsteg 6.n. I ytterligare andra tidluckor, i s.k. utgående tidluckor, utläses användardatat ur talminnet 17.

Inskrivningen och utläsningen av användardata ur talminnena 14, 17 styrs av adresseringsenheterna 13, 15, 16, 18, vilka i sin tur styrs av tidluckeräknaren 28 och av styrsystemet 2 genom adresseringsenheterna 19, 20, 22, 24, styrminnena 21, 23 och fördröjningsstyrenheten 26.

Genom tidluckeräknarens 28 försorg, via adresseringsenheten 13, skrivs användardata cykliskt in i lagringspositioner 43.n i talminnet 14 i en fast sekvens. Antalet lagringspositioner 43.n i talminnet 14 är lika med antalet tidluckor i en ram. För enkelhetens skull visas 5 lagringspositioner 43.1 - 43.5 (dock visas endast en hänvisningssiffra 43.1 i Fig. 2a), vilket alltså motsvarar 5 tidluckor i en ram. Antalet tidluckor i varje ram är dock som regel betydligt större i verkligheten, t.ex. 512. Varje lagringsposition 43.n representerar en och endast en unik tidlucka i varje ram. Användardata som inkommer i en viss inkommande tidlucka i en ram lagras därmed i en given lagringsposition 43.n som svarar mot den inkommande tidluckan.

På liknande sätt sker utläsningen i utgående tidluckor av användardata ur talminnet 17. I talminnet 17 finns emellertid dubbelt så många lagringspositioner 44.n som i talminnet 14, d.v.s. lika många lagringspositioner 44.n som det finns tidluckor i två ramar. I talminnet 17 visas 10 lagrings- positioner 44.1 - 44.10 (dock visas endast en hänvisningssiffra 44.1 i Fig. 2a). Utläsning av användardatat sker cykliskt i en fast sekvens, en lagringsposition 44.n varje utgående tidlucka så att varje tidlucka representerar en given utgående tidlucka i varannan ram. Användardata kan således kopplas till en ' 508 850 15 tidlucka i en tidigast möjlig utgående ram eller i en därpå följande utgående ram.

Användardata som tilldelas en lagringsposition 44.n kan selekterbart fördröjas upp till en tid motsvarande två ramar, beroende av tidluckeräknarens 28 värde vid tidpunkten för inskrivning av användardatat, och i vilken lagringsposition 44.n (adresseringsinformationen till adresseringsenheten 16) som inskrivning av användardatat sker.

Nu med hänvisning till Fig. 3. Räknaren 32 som ingår i tidluckeräknaren 28 intar cykliskt olika tillstånd i en räknarsekvens, varvid olika räknarvärden intas. Antalet olika räknarvärden som intas av räknaren 32 är lika med antalet tidluckor i två ramar. För varje tidlucka i de två ramarna intas ett unikt räknarvärde.

I organen 33 och 35 åstadkommes värden med en s.k. offset från räknarvärdena. I respektive organ 33, 35 åstadkommes för varje räknarvärde ett värde kallat fasvärde. Fasvärden som erhålles genom organet 33 har en skillnad jämfört med räknarvärden, som representerar en skillnad i fas mellan ramar för interna tidluckor och ramar för inkommande tidluckor. Fasvärden som erhålles genom organet 35, på utgången 31, har en skillnad jämfört med räknarvärden, som representerar en skillnad i fas mellan ramar för utgående tidluckor och ramar för interna tidluckor. Ett fasvärde på utgången 31 kallas fortsättningsvis även utgående fasvärde. Genom fasvärdena hanterar väljaren inbördes fasskillnader mellan ramar för inkommande tidluckor, ramar för interna tidluckor och ramar för utgående tidluckor.

I organen 33 och 34 utförs modulo-operationer. I organet 34 utföres en modulo-operation mellan räknarvärdet och ett värde 508 850 16 som representerar antalet tidluckor i en ram. Genom modulo- operationen genereras cykliskt på utgången 30 av organet 34 en sekvens med utläsningsräknarvärden som till antalet är lika med antalet tidluckor i endast en ram, men som upprepas två gånger för varje räknarsekvens från räknaren 32. I organet 33 utföres istället en modulo-operation mellan fasvärdet och värdet som representerar antalet tidluckor i en ram. Därigenom genereras på utgången 29 av organet 33 räknarvärden liknande de från organet 34, men med en offset. I praktiken innebär modulo- operationerna att den mest signifikanta biten hos räknarvärdena eller fasvärdena elimineras.

Genom styrsystemet 2 (Fig. 1 och 2a) skapas styrinformation för styrning av väljaren l. Styrinformationen innefattar dels dataord om t.ex. 12 bit, dels enskilda bitar. Dataorden skrivs in i lagringspositioner 45.n och 46.n i styrminnena 21 resp. 23, och de enskilda bitarna skrivs in i lagringspositioner 47.n i styrminnet 23, med l bit per lagringsposition 47.n, för styrning av väljaren l. Bitarna i lagringspositionerna 47.n kallas fortsättningsvis fördröjningsvärden eller fördröjnings- bitar. Antalet lagringspositioner 45.n, 46.n, 47.n av respektive typ är lika med antalet tidluckor i en ram. Antalet lagringspositioner 45.n, 46.n, 47.n av varje typ som visas är därför 5. Genom tidluckeräknarens 28 försorg, via adresseringsenheterna 22, 24 utläses styrinformation ur en lagringsposition 45.n, 46.n, 47.n i respektive styrminne 21, 23 i varje tidlucka. Utläsning sker cykliskt i en fast sekvens, en unik lagringsposition 45.n 46.n, 47.n för respektive tidlucka i en ram. Varje lagringsposition 45.n, 46.n, 47.n svarar således implicit mot en och endast en tidlucka i varje ram.

Ur styrminnet 21 utläses i varje tidlucka styrinformation som anger vilken lagringsposition i talminnet som användardata 17 skall utläsas från, och därmed uppträda i interna tidluckor. Ur styrminnet 23 utläses i varje intern tidlucka styrinformation som anger dels i vilken utgående tidlucka i en ram utläsning av användardatat skall ske, dels om användardatat skall utläsas i första möjliga ram eller fördröjas en extra ram.

Fördröjningsstyrenheten 26 (Fig. 4) skapar utifrån styrinformationen från styrminnet 23, via adresseringsenheten 24, och utifrån information från tidluckeräknaren 28, adresseringsinformation till adresseringsenheten 16 för skrivning av användardatat i talminnet 17. I enheten 26 jämförs styrinformationen från styrminnet 23 med informationen från tidluckeräknaren 28. Utfallet av jämförelsen resulterar i att användardata skrivs in, via adresseringsenheten 16, i lagringspositioner 44.n i antingen en första del 48 av talminnet 17, eller i en andra del 49 av talminnet 17.

Fördröjningsenheten 26 mottar på ingången 36 styrinformationen från lagringspositionerna 46.n, 47.n i styrminnet 23.

Styrinformationen i lagringspositionerna 46.n påförs direkt adresseringsenheten 16, och utgör en första del 50 av adresseringsinformationen. Styrinformationen i lagrings- positionerna 46.n påförs även den första ingången hos det första jämförelseorganet 37. Ingàngen 39 påförs fasvärdena från enheten 35 som även styr adresseringsenheten 18 för utläsningen av användardatat i de utgående tidluckorna. Via enheten 40, som utför en modulo-operation mellan fasvärdena från enheten 35 och ett värde som representerar antalet tidluckor i en ram, påförs den andra ingången hos det första jämförelseorganet 37 jämförarvärden A som representerar utgående tidluckor i varje ram. 508 850 18 Om i en tidlucka ett jämförarvärde A är större än styr- informationen, d.v.s. ett värde B från en lagringsposition 46.n i styrminnet 23, så ett-ställs en bit som utgör utdata hos utgången från det första jämförelseorganet 37.

Om jämförarvärdet A däremot är mindre än eller lika med styrinformationen B, så noll-ställs biten. Biten indikerar därmed, om den är ett-ställd, att i. om inskriving av användardata sker i den första delen 48 av talminnet 17, och utläsning av användardata också sker i den första delen 48 av talminnet 17, eller ii. om inskriving av användardata sker i den andra delen 49 av talminnet 17, och utläsning av användardata också sker i den andra delen 49 av talminnet 17, så fördröjs användardatat mer än en ram, annars inte.

I det andra jämförelseorganet 41 jämförs det utgående fas- värdet med ett värde som representerar antalet tidluckor i en ram. Om det utgående fasvärdet är större än antalet tidluckor i en ram, så ett-ställs en bit som utgör utdata hos utgången från det andra jämförelseorganet 41. Om det utgående fasvärdet däremot är mindre än eller lika med antalet tidluckor i en ram, så noll-ställs biten. Biten indikerar, om den är ett-ställd, att utläsning av användardata i rådande tidlucka sker från den andra delen 49 av talminnet 17. Om biten istället är noll- ställd indikerar den att utläsning av användardata sker från den första delen 48 av talminnet 17.

En första XOR-operation utförs, i den andra XOR-grinden 42, mellan biten från det första jämförelseorganet 37 och biten från det andra jämförelseorganet 41. Resultatet av den första XOR-operationen är en bit på utgången hos den andra XOR-grinden 42 som indikerar, om den är ett-ställd, att inskrivning av 508 850 19 användardata i den första delen 48 av talminnet 17 i rådande tidlucka resulterar i att användardata fördröjs mer än en ram.

Om den istället är noll-ställd indikerar den att inskrivning i den andra delen 49 av talminnet 17 i rådande tidlucka resulterar i att användardata fördröjs mer än en ram.

En andra XOR-operation utförs, i den första XOR-grinden 38 mellan biten från utgången hos den andra XOR-grinden 42 och en fördröjningsbit från en lagringsposition 47.n. Fördröjnings- bitar från lagringspositionerna 47.n_utgör en andra del 51 av adresseringsinformationen. En fördröjningsbit anger, om den är noll-ställd, att användardatat skall placeras i den del i styrminnet 23, d.v.s. i den första delen 48 eller i den andra delen 49, som medför att användardata skall utläses i tidluckor i en första möjlig ram för utgående tidluckor. Om fördröjningsbiten däremot är ett-ställd anger den att användardata skall placeras i den del i styrminnet 23 som medför att användardatat utläses i tidluckor i en därpå följande ram.

En bit, s.k. fördröjningsinformation, på utgången hos den första XOR-grinden 38 anger, om den är noll-ställd, att användardata skall skrivas in i den första delen 48 av talminnet 17, medan den om den är ett-ställd anger att användardata skall skrivas in i den andra delen 49 av talminnet 17. Fördröjningsinformationen i form av en bit från utgången hos den första XOR-grinden 38 styr adresseringsenheten 16 så att inskrivning av användardatat antingen sker i den första delen 48 av talminnet 17 eller också i den andra delen 49 av talminnet 17, utifrån styrinformationen i lagringspositionerna 46.n, 47.n i styrminnet 17, och utifrån det utgående fasvärdet från tidluckeräknaren 28. 508 850 20 Vid en s.k. smalbandig förbindelse uppträder användardatat för förbindelsen i endast en inkommande tidlucka varje ram, en intern tidlucka varje ram och en utgående tidlucka varje ram.

Styrinformationen för den smalbandiga förbindelsen skrivs in i en lagringsposition 45.n, och i en lagringsposition 46.n, 47.n.

Lagringspositionerna 45.n, 46.n, 47.n motsvarar de interna tidluckorna. Styrinformationen i lagringspositionerna 45.n anger från vilka inkommande tidluckor användardata skall kopplas till de interna tidluckorna, d.v.s. ur vilken lagringsposition 43.n användardata skall utläsas från talminnet 14. Styrinformationen i lagringspositionen 46.n, 47.n anger till vilka utgående tidluckor användardata skall kopplas från de interna tidluckorna, d.v.s. i vilken lagringsposition 44.n användardata skall skrivas in i talminnet 17 för att utläsning av användardatat skall ske i utgående tidluckor för förbindelsen. Sålunda innefattar styrinformationen som hör till en smalbandsförbindelse ett värde som anger i vilka inkommande tidluckor användardatat inkommer till väljaren, ett värde som anger i vilka interna tidluckor användardatat kopplas igenom rumsväljarsteget, och ett värde som anger i vilka utgående tidluckor användardatat utgår ur väljaren. Dessa värden som representerar bestämda tidsrelationer gentemot ramarna kallas i det följande för inkommande tidluckenummer, interna tidluckenummer resp. utgående tidluckenummer. Utöver tidluckenummer innefattar styrinformationen för en smalbandig förbindelse ett konstant fördröjningsvärde, för varje tidlucka, som skrivs in i lagringspositionen 47.n. Värdet anger att användardatat utgår ur väljaren i tidigast möjliga ramar.

Vid en s.k. bredbandig förbindelse kopplas användardatat för förbindelsen i flera inkommande tidluckor varje ram, i flera interna tidluckor varje ram och i flera utgående tidluckor varje ram, i princip som flera smalbandiga förbindelser. s0à 8S0 21 Styrinformation för styrning av väljaren för en bredbandig förbindelse innefattar sålunda flera inkommande tidlucke- nummer, flera interna tidluckenummer och flera utgående tidluckenummer. Därutöver innefattar styrinformationen fördröjningsvärden, ett för varje tidlucka i en ram för den bredbandiga förbindelsen, vilka anger om användardata ska uppträda i tidigast möjliga ramar eller fördröjas en extra ram i det utgående tidsväljarsteget. Dessa värden skrivs in i lagringspositionerna 47.n.

Det bör förstås att denna aspekt av uppfinningen även är tillämplig på det ingående tidsväljarsteget. Med hänvisning till Fig. 2b visas en väljarstruktur i form av en tidsväljar- modul 7.n till vilken ett styrsystem 2 är anslutet. Samma hänvisningssiffror som i Fig. 2a används för att beteckna lika eller motsvarande element. Skillnaden jämfört med Fig. 2a är att uppfinningen tillämpas på det ingående tidsväljarsteget 5.n. Talminnet 14 utvidgas till att omfatta två delar 48 och 49 (för enkelhets skull används samma hänvisningssiffror som i Fig. 2a), vilka var och en innehåller lagringspositioner som till antalet motsvarar antalet tidluckor i en ram. Styrminnet 21 utvidgas också så att det innefattar styrinformation i lagringspositionerna 45.n och styrinformation i form av fördröjningsvärden i positionerna 47.n. Styrinformationen från styrminnet 2l i det ingående tidsväljarsteget 5.n matas, via adresseringsenheten 22, till fördröjningsstyrenheten 26 som i denna utföringsform är kopplad till adresseringsenheten 15 för att styra utläsningen av användardata från det utvidgade talminnet 14. Fördröjningsstyrenheten 26 fungerar på mot- svarande sätt som i Fig. 2a, och tidluckeräknarinformationen på utgången 29 motsvarar här informationen från organet 35 i Fig. 2a. I synnerhet genererar fördröjningsstyrenheten fördröjnings- information som styr, för varje intern tidlucka, från vilken av 508 850 22 den första delen 48 och den andra delen 49 av talminnet 14 som användardata ska kopplas till den interna tidluckan. Det bör noteras att enligt Fig. 2a så styr fördröjningsstyrenheten 26 lagringen av användardata i det utvidgade talminnet 17, medan enligt Fig. 2b så styr fördröjningsstyrenheten 26 utläsningen av användardata från det utvidgade talminnet 14. Det utgående tidsväljarsteget 6.n innefattar ett styrminne 23 med styrinformation i lagringspositioner 46.n, ett talminne l7 med lika många lagringspositioner 44.n som antalet tidluckor i en ram. Styrinformationen i styrminnet 23 styr direkt lagringen av användardata i talminnet 17, och tidluckeräknarinformation motsvarande den som genereras av organet 33 i Fig. 2a styr den cykliska utläsningen av användardata från talminnet 17.

I praktiken bör man inse att denna aspekt av uppfinningen kan tillämpas på ett godtyckligt tidsväljarsteg för fördröjning av vissa användardata genom tidsväljarsteget. Betrakta ett godtyckligt tidsväljarsteg som används för koppling av användardata mellan en första typ av tidluckor och en andra typ av tidluckor. T.ex. kan de första tidluckorna vara inkommande tidluckor och de andra tidluckorna interna tidluckor. Men lika gärna kan de första tidluckorna vara interna tidluckor och de andra tidluckorna utgående tidluckor. Talminnet i tidsväljarsteget i fråga utvidgas till att omfatta två delar, var och en med lagringspositioner motsvarande en ram, och stegets styrminne utvidgas till att även innefatta styrinformation i form av fördröjningsvärden. Vidare anordnas en fördröjningsstyrenhet för generering av fördröjnings- information som styr, för varje tidlucka, till/från (beroende på om talminnet är anordnat i ett utgående steg eller ett ingående steg) vilken av talminnets delar som användardata ska kopplas vidare. 508 850 23 Man bör emellertid notera att vid t.ex. broadcasting- tillämpningar så utnyttjar man uppfinningen på det utgående steget för att få sekvens- och ramintegritet till alla abonnenter. Fördröjningsstyrningen kan på så sätt ske för varje utgående bredbandskoppling.

I den följande beskrivningen betecknas inkommande tidlucke- nummer för en bredbandig förbindelse med en vektor tin[O,l,2, ... W-l]. W betecknar antal tidluckor för den bredbandiga förbindelsen i varje ram. På motsvarande sätt betecknas interna tidluckenummer med en vektor tmt[O,l,2, ...

W-11, och utgående tidluckenummer med en vektor tow [0,l,2, W-l]. De inkommande tidluckenumren uppträder för enkelhetens skull i konsekutiv ordning i vektorn tn,[O,1,2, ... W-l]. Denna ordning förutsätts vara densamma som den ordning i vilken användardata anbringas i inkommande tidluckor.

Enligt en metod för att fördela användardata som hör till en bredbandig förbindelse på interna tidluckor och utgående tidluckor så att Time Slot Sequence Integrity (TSSI) och Time Slot Frame Integrity (TSFI) upprätthålls, d.v.s. så att en inbördes tidsordning mellan dataord som utgör användardatat bibehålles vid koppling genom väljaren, och så att dataord som uppträder i inkommande tidluckor i en och samma ram uppträder i utgående tidluckor i inbördes samma ram, används en algoritm i vilken vektorerna tin[O,l,2 ... W-l], tmt [O,l,2, ... W-l] och tom [O,l,2, ... W-1] utgör indata. Därutöver utgår algoritmen från indata i form av en konstant Am som betecknar en skillnad i fas mellan ramar för inkommande tidluckor och ramar för interna tidluckor, en konstant Au som betecknar en skillnad i fas mellan ramarna för interna tidluckor och ramarna för utgående tidluckor, och en konstant Cflææ som betecknar antalet tidluckor i en ram. Det antal tidluckor W i en ram som tillhör 508 850 24 den bredbandiga förbindelsen är mindre än eller lika med det totala antalet Cfiwæ tidluckor i en ram. Utifrån indatat beräknar algoritmen fördelningsinformation i form av lagrings- positioner 45.n, 46.n i styrminnena 21, 23 för lagring av de inkommande respektive de utgående tidluckenumren, och själva lagringen av de inkommande och utgående tidluckenumren i styrminnena 21 respektive 23 ombesörjs i enlighet med denna fördelningsinformation. Vidare beräknar algoritmen fördelningsinformation i form av lagringspositioner 47.n, och fördröjningsvärden för inskrivning i styrminnet 23 i enlighet med denna fördelningsinformation. Vidare ombesörjs att fördröjningsvärdena skrivs in i styrminnet 23, i lagringspositionerna 47.n i enlighet med fördelnings- informationen.

Kortfattat kan man sammanfatta de olika typerna av information som utnyttjas enligt uppfinningen på följande förenklade sätt: - styrinformation innefattar dels tidluckenummer, dels fördröjningsvärden; - fördelningsinformation innefattar lagringspositioner i de respektive styrminnena för lagring av den ovan nämnda styrinformationen (inkommande tidluckenummer lagras i 45.n, utgående tidluckenummer lagras i 46.n och fördröjningsvärden lagras i 47.n); och - fördröjningsinformation utgörs av den information som genereras av fördröjningsstyrenheten och som styr till/från vilken av den första och den andra delen av talminnet som användardata ska kopplas vidare.

Tidluckenumren i vektorerna tn\[O,l,2, ... W-1], tmt[O,l,2, W-1] och tofi [O,l,2, ... W-1] skapas på samma sätt som tidluckenumren för flera smalbandiga förbindelser. De ingående tidluckenumren och de utgående tidluckenumren i sig är givna 568 850 25 för en förbindelse av de användarterminaler mellan vilka användardata kopplas i förbindelsen. Tidluckenumren för vektorn tmt[0,l,2, ... W-1] bestäms så att inte konflikt uppstår i rumsväljarsteget 8. För att inte konflikt skall uppstå i rumsväljarsteget 8 tidssepareras användardata som kommer in i olika ingående tidsväljarsteg 5.n, och som skall kopplas igenom ett och samma utgående tidsväljarsteg 6.n. Användardatat placeras härvid genom de ingående tidsväljarstegen 5.n i interna tidluckor i rumsväljarsteget 8. Konflikt skulle uppstå t.ex. om användardata för flera förbindelser som skall kopplas igenom ett och samma utgående tidsväljarsteg 6.n uppträder i samma tidluckor i rumsväljarsteget 8. Tidluckenumren i sig i vektorerna tin[0,l,2, ... W-l], tim [O,l,2, ... W-l] och tm: [O,l,2, ... W-l] skapas på känt sätt, varför detta inte förklaras utförligare.

Metoden för fördelning av tidluckenummer och för beräkning och fördelning av fördröjningsvärden kommer nu att beskrivas med hänvisning till fig. 5 - ll. 1. Normera inkommande tidluckenummer mot en tidsfas hos ramar för interna tidluckor, varvid en vektor tm0[O,l,2, ... W-l] skapas. Normeringen innebär att tidluckenumren räknas om så att de inkommande tidluckorna anges relativt ramarna för de interna tidluckorna. Med hänvisning till fig. 5, beräkna värden hos vektorn tiw [O,l,2, ... W-l]. Initiera först en hjälpvariabel i till O, d.v.s. sätt i = O, se ruta 60. Iterera därefter en sekvens innefattande följande moment: i. Jämför hjälpvariabeln i med W. Avbryt iterationen när i inte är mindre än W, se valruta 61. ii. Lagra (tn,[i] + Am) modulo Cfiææ i tm0[i], se ruta 62. iii. Jämför tim [i] med tiw [O], se ruta 63. Om tim [i] är mindre än tm@[0], addera Cflmæ till tmO[i], se ruta 64. iv. Addera l till hjälpvariabeln i, se ruta 65. 508 850 26 Värden hos vektorn tU@[O,l,2, ... W-1] som överskrider värdet av Cflææ anger att användardata hörande till värdena hänför sig till en senare ram än användardata för vilket värden hos vektorn tÜ@[O,l,2, ... W-l] är mindre än värdet av Cflææ. De interna tidluckenumren ges av tU@[n] modulo Cfiææ. 2. Beräkna ett värde hos en variabel Ö. Variabeln Ö är en offset-variabel som anger ett värde vilket styr fördelningen av användardatat på de interna tidluckorna. Detta s.k. offset- värde bestämmer hur användardata i de inkommande tidluckor som tillhör den bredbandiga förbindelsen ska fördelas på interna tidluckor. Det sätt på vilket offset-värdet påverkar fördelningen av användardatat kommer att förklaras närmare i anslutning till Fig. 7b. I syfte att inte korrumpera värdena i vektorn tim[O,l,2, ... W-1], skapa först en hjälpvektor t1m0[O,l,2, ... W-1]. Hjälpvektorns värden ges av fimow] fi.. [0] mmm _ min émw-l] Qfw-u Värdena hos vektorn tnm[O,1,2, ... W-1] kopieras alltså till vektorn tiM0[O,l,2, ... W-1]. Fortsättningsvis manipulerar metoden värden i vektorn t¿mO[O,l,2, ... W-1], medan värdena i vektorn tüfi[0,l,2, ... W-l] behålls intakta. Med hänvisning till fig. 6, beräkna offset-variabeln Ö genom att först initiera denna till 0, d.v.s. sätt 5 = 0, se ruta 70. Initiera också en hjälpvariabel i till O, d.v.s. sätt i = O, se ruta 71.

Iterera en sekvens i vilken följande moment ingår: i. Jämför hjälpvariabeln i med W. Avbryt iterationen när i inte är mindre än W, se valruta 72. ii. Iterera en sekvens i vilken följande moment ingår: 508 850 27 ii.i Jämför tiW[i] med tim0[(i + Ö) modulo W]. Avbryt iterationen när tim[i] inte är större än tim0[(i + Ö) modulo W], se valruta 73. ii.ii Addera Cfiææ till tim0[ö], se ruta 74. ii.iii Addera 1 till variabeln Ö, se ruta 75. iii. Addera 1 till hjälpvariabeln i, se ruta 76. 3. Beräkna fördelningsinformation som utgörs av lagringspositioner 45.n, 46.n i styrminnena 21 resp. 23 med hjälp av offset-variabeln Ö, och lagra styrinformationen i lagringspositionerna 45.n, 46.n i styrminnena 21, 23 i enlighet med fördelningsinformationen. Med hänvisning till fig. 7a, initiera en hjälpvariabel i till O, d.v.s. sätt i = O, se ruta 80. Iterera en sekvens i vilken följande moment ingår: i. Jämför hjälpvariabeln i med W. Avbryt iterationen när i inte är mindre än W, se valruta 81. ii. Lagra tm [i] i styrminnet 21 i lagringsposition 45.n, där n = tmt[(i + 5) modulo W], se ruta 82. iii. Lagra twt [i] i styrminnet 23 i lagringsposition 46.n, där n = tiM[(i + Ö) modulo W], se ruta 83. iv. Addera 1 till variabeln i, se ruta 84.

Fig. 7b är ett schematiskt diagram som visar hur olika värden (O, 1 och 2) på offset-variabeln Ö styr, för varje inkommande tidluckenummer tnfli] och för varje utgående tidluckenummer tmfl[i], i vilken av de lagringspositioner 45.n respektive 46.n som ges av de interna tidluckenumren tm,[0,l,2, ... W-1] som det inkommande tidluckenumret tm[i] respektive det utgående tidluckenumret t°“[i] ska lagras. Betrakta för enkelhets skull 4 tidluckenummer för en bredbandig förbindelse, dvs W=4. 508 850 28 För ö=O kommer de inkommande tidluckenumren tm[0], tm[1], tm[2] och tm[3] att lagras i positionerna 45.tim[O], 45.tim[l], 45.tiM[2] respektive 45.tiM[3]. Lagrings- positionerna 45.n bestäms av de interna tidluckenummer som anvisats förbindelsen och där indexvärdena står i direkt överensstämmelse med de indexvärden som är associerade med de inkommande tidluckenumren. Samma sak gäller för de utgående tidluckenumren och deras lagringspositioner 46.n.

För ö=l bestäms lagringspositionerna 45.n och 46.n av de interna tidluckenummer som anvisats förbindelsen och där indexvärdena är förskjutna en position i förhållande till de indexvärden som är associerade med de inkommande tidlucke- numren.

För 5=2 är indexförskjutningen två positioner.

Stegen 1 och 2, samt beräkningen av lagringspositionerna 45.n i steg 3 med medföljande lagring av de inkommande tidluckenumren för den bredbandiga förbindelsen i lagringspositionerna 45.n garanterar att sekvensintegritet mellan inkommande och interna tidluckor upprätthålls. Dessutom medger det i steg 2 beräknade offset-värdet att fördröjningen vid tidskopplingen mellan inkommande och interna tidluckor minimeras. Ett motsvarande förfarande kan tillämpas på tidskopplingen mellan interna och utgående tidluckor så att sekvensintegritet och minimerad tidskopplingsfördröjning erhålls.

Om man vid kopplingen av användardata genom hela TST-väljaren vill att både sekvensintegritet och ramintegritet ska upprätthållas så utförs stegen l t.o.m. 7, av Vilka stegen 4 t.o.m. 7 kommer att beskrivas i det följande. 508 850 29 4. Normera interna tidluckenummer, med hänsyn tagen till hur de fördelas i enlighet med fördelningsinformationen genom offset- variabeln Ö, mot en tidsfas hos ramar för utgående tidluckor, varvid en vektor tnfi1[0,1,2, ... W-11 skapas. Normeringen innebär att tidluckenumren räknas om så att de interna tidluckorna anges relativt ramarna för de utgående tidluckorna.

Med hänvisning till fig. 8, beräkna värden hos vektorn tim; [0,1,2, ... W-11. Initiera först en hjälpvariabel i till 0, d.v.s. sätt i = 0, se ruta 90. Iterera därefter en sekvens innefattande följande moment: i. Jämför hjälpvariabeln i med W. Avbryt iterationen när i inte är mindre än W, se valruta 91. ii. Lagra (tm, [(i + 5) modulo W] + Am) modulo Cfiææ i timl [i], se ruta 92. V iii. Jämför timl [i] med timl [O], se ruta 93. Om timl [i] är mindre än tim1 [O], addera Cflmæ till timl [i], se ruta 94. iv. Addera l till hjälpvariabeln i, se ruta 95. 5. Beräkna ett värde hos en variabel first_frame_start. Värdet kallas basvärde eller ramvärde och anger en tidigast möjlig ram i vilken utläsning av användardata i utgående tidluckor skulle ske om hänsyn inte tas till TSFI. Värdet på variabeln first_frame_start är antingen 0 eller Cfimæ. Med hänvisning till fig. 9, sätt en hjälpvariabel i lika med 0, se ruta 100.

Iterera därefter en sekvens innefattande följande moment: i. Jämför hjälpvariabeln i med W. När i inte är mindre än W, avbryt iterationen, se valruta 101, och sätt en variabel first_frame_start lika med Cfiææ, se ruta 102. ii. Jämför timï [i] med tak [i], se valruta 103. Om inte tmtl [i] är större än tmm [i], sätt variabeln first_frame_start lika med värdet noll, se ruta 104. iii. Addera 1 till hjälpvariabeln i, se ruta 105. 508 850 30 6. Beräkna om någon tidlucka hänför sig till en därpå följande ram, relativt den ram som representeras av det beräknade basvärdet (ramvärdet). Härigenom fastställs om användardata hörande till vissa utgående tidluckenummer måste fördröjas en extra ram eller ej. Med hänvisning till fig. 10, sätt en hjälpvariabel i lika med 0, se ruta 110, och sätt en variabel B_none_in_second_frame lika med värdet TRUE, se ruta 111.

Iterera därefter en sekvens innefattande följande moment: i. Jämför hjälpvariabeln i med W. Avbryt iterationen när i inte är mindre än W, se valruta 112. ii. Jämför tUfi;[i] med (tom [i] + first_frame_start), se valruta 113. Om timl [i] är större än (twt [i] + first_frame_start), sätt variabeln B_none_in_second_frame lika med värdet FALSE, och avbryt därefter iterationen, se ruta 114. iii. Addera 1 till hjälpvariabeln i, se ruta 115. 7. Beräkna styrinformation i form av fördröjningsvärden DELAY/NO_DELAY och skriv in dessa i lagringspositionerna 47.n i styrminnet 23. Med hänvisning till fig. 11, sätt en hjälpvariabel i lika med O, se ruta 120. Iterera därefter en sekvens innefattande följande moment: i. Jämför hjälpvariabeln i med W. Avbryt iterationen när i inte är mindre än W, se valruta 121. ii. Jämför tnm1[i] med (tom [i] + first_frame_start), se ruta 122. Om timl [i] inte är större än (twt [i] + first_frame_start), och variabeln B_none_in_second_frame har värdet FALSE, lagra värdet DELAY i en lagringsposition 47.n, där n = t¿m[(i + 8) modulo W], se ruta 123. DELAY anger att användardata fördröjs en extra ram i ett utgående tidsväljarsteg 6.n, d.v.s. DELAY = 1. Om timl [i] är större än (twt [i] + first_frame_start), eller variabeln B_none_in_second_frame har värdet TRUE, lagra värdet NO_DELAY i en lagringsposition 47.n, där n = tU“[(i + 6) modulo W], se 508 850 31 ruta 124. NO_DELAY anger att användardata inte fördröjs en extra ram i ett utgående tidsväljarsteg 6.n, d.v.s. NO_DELAY = O. iii. Addera 1 till hjälpvariabeln i, se ruta 125.

Företrädesvis är algoritmen implementerad i programvara som exekverar i en processor, t.ex. en mikroprocessor. Denna mikroprocessor (inte visad) är exempelvis anordnad i styrsystemet 2. Den ovan givna beskrivningen av algoritmen är utformad så att motsvarande programkod i programmeringsspråk som t.ex. C++ enkelt kan realiseras.

I det följande visas ett belysande exempel på hur man enligt uppfinningen konfigurerar en TST-väljare för ett bredbands- koppel så att både sekvens- och ramintegritet bevaras genom väljaren. Betrakta ett trekanaligt bredbandskoppel. Således är W=3. Det totala antalet tidluckor i en ram Cfiwæ är 512.

Styrsystemet 2 erhåller en begäran om att sätta upp det tre- kanaliga bredbandskopplet från de inkommande tidluckorna tm={l5, 243, 372} till de utgående tidluckorna t°M={36, 167, 22l}. Lediga interna tidluckor för växling av data är tUm={183, 327, 378}. Skillnaden i fas mellan ramar för inkommande tidluckor och ramar för interna tidluckor är Am=l3. Skillnaden i fas mellan ramar för interna tidluckor och ramar för utgående tidluckor är AM=-276.

Fig. 12 är ett diagram över ramar av inkommande tidluckor, interna tidluckor och ramar av utgående tidluckor som schematiskt visar hur användardata i de inkommande tidluckorna fördelas på de interna tidluckorna och de utgående tidluckorna enligt detta exempel. Fasskillnaderna Am=13 och Amn=-276 anges genom streckade linjer. Tidluckenumren 15, 243, 372 anger platser i en inkommande ram, medan Xzens positioner anger de 508 850 32 tidpunkter då tidluckorna inkommer i förhållande till tidsaxeln tnm. Tidluckenumren 36, 167, 221 anger platser i en utgående ram, medan Xzens positioner anger tidpunkter för utläsning i en utgående ram i förhållande till tidsaxeln tmt.

En processor i styrsystemet 2 exekverar algoritmen enligt uppfinningen med utgångspunkt från de ovan givna värdena för inparametrarna. l. De inkommande tidluckenumren normeras mot interna ramar i enlighet med flödesdiagrammet i Fig. 5. Hjälpvektorn av normerade inkommande tidluckenummer tiw blir då {28, 256, 385}. 2. Ett värde på offset-variabeln Ö beräknas i enlighet med flödesdiagrammet i Fig. 6. Offset-värdet blir då ö=l. 3. Fördelningsinformation i form av lagringspositioner 45.n och 46.n i styrminnena 21 respektive 23 beräknas i enlighet med flödesdiagrammet i Fig. 7a. Resultatet blir då att i styrminne 21 på positionerna 45.{l83, 327, 378} läggs styrinformationen (372, 15, 243} och att i styrminne 23 på positionerna 46.{l83, 327, 378} läggs styrinformationen {221, 36, l67}. Eftersom Ö=l så blir de inkommande tidluckenumren och de utgående tidlucke- numren förskjutna en position i de respektive styrminnena.

Exempelvis så hamnar det inkommande tidluckenumret 15 i position 45.327 istället for i 45.183, det inkommande tidluckenumret 243 i position 45.378 istället för i 45.327 och det inkommande tidluckenumret 372 i position 45.l83(+5l2) istället för i 45.378. 4. De interna tidluckenumren normeras mot utgående ramar med hänsyn tagen till offset-variabeln i enlighet med 508 850 33 flödesdiagrammet i Fig. 8. Hjälpvektorn av normerade interna tidluckenummer tim1 blir då {5l, 102, 4l9}. 5. Basvärdesvariabeln first_frame_start beräknas i enlighet med flödesdiagrammet i Fig. 9. Värdet på denna basvärdesvariabel representerar den utgående ram som den snabbaste inkommande tidluckan skulle kunna kopplas till utan hänsyn till ramintegritetskorrigerande mekanismer. Enligt den fördelningsinformation som beräknats i steg 3 med hänsyn till offset-värdet 1, kan data i inkommande tidlucka 15 kopplas till intern tidlucka 327 och därefter tidigast kopplas vidare för utläsning till tidlucka 36 i den utgående ramen B. Tidsmässigt går det inte att koppla detta data för utläsning till tidlucka 36 i den utgående ramen A. Däremot är det möjligt att koppla användardata från inkommande tidlucka 243 till intern tidlucka 378 och vidare till utgående tidlucka 167 i den utgående ramen A. Därigenom får first_frame_start värdet noll, vilket representerar den utgående ramen A. 6. I enlighet med flödesdiagrammet i Fig. 10 bestäms om någon tidlucka hänför sig till en därpå följande ram relativt den ram som representeras av basvärdet noll. Dvs. om det finns någon inkommande tidlucka vars data kopplas till den utgående ramen B. Utifrån Fig. 12 kan man se att data i de inkommande tidluckorna 15 och 372 tidsmässigt sett måste kopplas vidare till den utgående ramen B. Således får variabeln B_none_in_second_frame värdet FALSE. 7. Styrinformation i form av fördröjningsvärden beräknas och lagras i positionerna 47.n i styrminnet 23 i enlighet med flödesdiagrammet i Fig. ll. Då lagras NO_DELAY i lagringspositionerna 47.183 och 47.327, och DELAY lagras i lagringspositionen 47.378. Konkret innebär detta att 508 850 34 användardata från den inkommande tidluckan 243 som kopplas till den interna tidluckan 378 fördröjs en ram så att detta data inte utläses i tidlucka 167 i utgående ram A, utan istället utläses i tidlucka 167 i utgående ram B.

Därigenom är väljaren uppsatt så att både sekvens- och ramintegritet bevaras genom väljaren för det önskade bredbandskopplet. Data i de inkommande tidluckorna 15, 243, 372 i inkommande ram B utläses i samma inbördes följd i tidluckorna 36, 167, 221 i utgående ram B.

Styrinformationen i positionerna 45.n och 46.n ser till att användardata kopplas så att sekvensintegritet bevaras.

Styrinformationen i positionerna 46.n och 47.n utläses till fördröjningsstyrenheten 26 som genererar fördröjnings- information. Denna fördröjningsinformation styr, för varje intern tidlucka, till vilken av den första (48) och den andra delen (49) av talminnet (17) i det utgående tidsväljarsteget (6.n) som användardata i den interna tidluckan ska kopplas. På så sätt styr fördröjningsinformationen om användardata ska uppträda i en första möjlig ram av utgående tidluckor eller fördröjas en extra ram.

De ovan beskrivna utföringsformerna av uppfinningen är endast belysande exempel på hur uppfinningsidén kan realiseras och uppfinningen är inte begränsad till dessa. Det är möjligt att utföra uppfinningen i särskilda former som skiljer sig från de som beskrivits utan att för den skull avvika från uppfinningens andemening och huvudprinciper. T.ex. kan tidluckeräknarkretsen 28 realiseras genom tre separata räknare som mer eller mindre direkt genererar de räknarvärden respektive fasvärden som i Fig. 3 utmatas på utgángarna 29, 30 och 31. Den givna algoritmen kan modifieras så att den kan användas tillsammans 508 850 35 med en annan maskinvaruuppsättning än den som visas.

Omfattningen av föreliggande uppfinning definieras genom de bifogade patentkraven, och ytterligare modifikationer och förbättringar som innehåller de grundläggande principer som beskrivs häri och för vilka patentskydd yrkas ligger inom omfattningen för uppfinningen.

Claims (35)

508 850 36 PATENTKRAV

1. l. Ett tidsväljarsteg för koppling av till en förbindelse hörande användardata mellan första tidluckor och andra tidluckor, innefattande ett talminne (17) för lagring av dessa användardata, ett styrminne (23) för lagring av styr- information, varvid tidluckorna är inordnade i respektive ramar, k ä n n e t e c k n a t av att talminnet (17) innefattar en första del (48) och en andra del (49) vilka var och en har lagringspositioner som till antalet motsvarar antalet tidluckor i en ram, och att tidsväljarsteget vidare innefattar en fördröjnings- styrenhet (26) för generering av fördröjningsinformation som styr, för varje första tidlucka, till vilken av den första delen (48) och den andra delen (49) av talminnet (17) som användardata i den första tidluckan ska kopplas.

2. Tidsväljarsteget enligt krav l, i vilken de första tidluckorna motsvarar tidluckor som inkommer till väljarsteget, och de andra tidluckorna motsvarar tidluckor som utgår från väljarsteget.

3. Tidsväljarsteget enligt krav l eller 2, k ä n n e t e c k n a t av att detta vidare innefattar en tidluckeräknarkrets (28) för generering av räknarinformation, och att fördröjningsinformationen genereras utifrån styr- informationen i styrminnet (23) samt en bestämd del av räknarinformationen från tidluckeräknarkretsen (28).

4. Tidsväljarsteget enligt krav 1, k ä n n e t e c k n a t av att den första delen (48) av talminnet (17) motsvarar en första ram av andra tidluckor och sosissø 37 den andra delen (49) av talminnet (17) motsvarar en efterföljande andra ram av andra tidluckor.

5. Tidsväljarsteget enligt krav 4, k ä n n e t e c k n a t av att styrinformationen i styrminnet (23) innefattar, för varje första tidlucka, första styrdata som anger till vilken andra tidlucka i någon av den första och den andra ramen som användardata i den första tidluckan ska kopplas och andra styrdata som är representativt för om användardata i den första tidluckan ska kopplas till den första ramen av andra tidluckor eller fördröjas en ram.

6. Tidsväljarsteget enligt krav 3, k ä n n e t e c k n a t av att tidluckeräknarkretsen (28) innefattar: en räknare (32) som under en räknarsekvens genererar första räknarvärden som till antalet motsvarar antalet tidluckor i två ramar; och första fasförskjutningsorgan (35) för generering av andra räknarvärden som är förskjutna i förhållande till de första räknarvärdena med ett avstånd som representerar en skillnad i fas mellan ramar för de andra tidluckorna och ramar för de första tidluckorna, varvid den bestämda delen av räknar- informationen från tidluckeräknarkretsen (28) innefattar de andra räknarvärdena.

7. Tidsväljarsteget enligt krav 5, k ä n n e t e c k n a t av att detta innefattar ett första adresseringsorgan (16) mottagligt för de första styrdata och fördröjningsinformationen_för adressering av en lagrings- position (44.n) i talminnet (17) i vilken användardata från den första tidluckan lagras. 508 850 38

8. Tidsväljarsteget enligt krav 5, k ä n n e t e c k n a t av att varje andra styrdata innefattar en fördröjningsrepresenterande bit.

9. Tidsväljarsteget enligt krav 5 och 6, k ä n n e t e c k n a t av att fördröjningsstyrenheten (26) är mottaglig för styrinformationen, första styrdata och andra styrdata, från styrminnet (23) och de andra räknarvärdena, och innefattar: en första komparator (37) för jämförelse av ett första styrdata och en representation av ett andra räknarvärde för generering av ett första jämförelseresultat; en andra komparator (41) för jämförelse av ett andra räknarvärde och antalet tidluckor i en ram för generering av ett andra jämförelseresultat; en primär XOR-grind (42) för utförande av en första XOR- operation mellan det första jämförelseresultatet och det andra jämförelseresultatet; en sekundär XOR-grind (38) för utförande av en XOR- operation mellan resultatet av den första XOR-operationen och ett andra styrdata för generering av fördröjningsinformationen.

10. Tidsväljarsteget enligt krav 9, i vilken representationen av det andra räknarvärdet motsvarar en andra tidlucka.

11. ll. Tidsväljarsteget enligt krav 6, k ä n n e t e C k n a t av att tidluckeräknarkretsen (28) vidare innefattar organ (34) mottagligt för de första räknarvärdena för cyklisk generering av en sekvens med utläsningsräknarvärden som till antalet är lika med antalet tidluckor i en ram, varvid utläsningsräknarvärdena från organet (34) styr ett andra adresseringsorgan (24) för utläsning av styrinformationen från styrminnet (23). 503 850 39

12. Tidsväljarsteget enligt krav 6, k ä n n e t e c k n a t av att utläsning av användardata i talminnet (17) sker cykliskt enligt en fast sekvens i beroende av de andra räknarvärdena, en lagringsposition varje andra tidlucka så att varje lagringsposition representerar en given utgående tidlucka i varannan ram.

13. En väljarstruktur innefattande: ett ingående tidsväljarsteg (5.n) mottagligt för till en förbindelse hörande användardata som uppträder i ett antal inkommande tidluckor i en ram, för placering av dessa användardata i interna tidluckor; ett mellanliggande väljarsteg (8) för hantering av de interna tidluckorna; och ett utgående tidsväljarsteg (6.n) för placering av de interna tidluckornas användardata i utgående tidluckor; varvid det ingående tidsväljarsteget (5.n) och det utgående tidsväljarsteget (6.n) vart och ett innefattar ett talminne (14/17) för lagring av användardata samt ett styrminne (21/23) för lagring av styrinformation, k ä n n e t e c k n a d av att talminnet (17) i det utgående tidsväljarsteget (6.n) omfattar en första del (48) och en andra del (49) vilka var och en har lagringspositioner som till antalet motsvarar antalet tidluckor i en ram, varvid den första delen (48) motsvarar en första ram av utgående tidluckor och den andra delen (49) motsvarar en efterföljande andra ram av utgående tidluckor, och att väljarstrukturen vidare innefattar en fördröjnings- styrenhet (26) för generering av fördröjningsinformation som styr, för varje intern tidlucka, till vilken av den första delen (48) och den andra delen (49) av talminnet (17) i det utgående tidsväljarsteget (6.n) som användardata i den interna tidluckan ska kopplas. 508 850 40

14. Väljarstrukturen enligt krav 13, k ä n n e t e c k n a t av att Väljarstrukturen vidare innefattar: ett styrsystem (2) för tillhandahållande av styrinformationen; och en tidluckeräknarkrets (28) för generering av räknarinformation; varvid fördröjningsinformationen genereras utifrån styrinformationen i det utgående tidsväljarstegets (6.n) styrminne (23) samt en första bestämd del av räknar- informationen från tidluckeräknarkretsen (28).

15. Väljarstrukturen enligt krav 13, k ä n n e t e c k n a t av att styrinformationen i styrminnet (23) i det utgående tidsväljarsteget (6.n) innefattar, för varje intern tidlucka, första styrdata som anger till vilken utgående tidlucka i någon av den första och den andra ramen som användardata i den interna tidluckan ska kopplas, och andra styrdata som är representativt för om användardata i den interna tidluckan ska kopplas till den första ramen eller fördröjas till den andra ramen.

16. Väljarstrukturen enligt krav 14, k ä n n e t e c k n a t av att tidluckeräknarkretsen (28) innefattar: en räknare (32) som under en räknarsekvens genererar första räknarvärden som till antalet motsvarar antalet tidluckor i två ramar; och första fasförskjutningsorgan (35) för generering av andra räknarvärden som är förskjutna i förhållande till de första räknarvärdena med ett avstånd som representerar en skillnad i fas mellan ramar för de utgående tidluckorna och ramar för de interna tidluckorna, varvid den första bestämda delen av. 508 850 41 räknarinformationen från tidluckeräknarkretsen (28) innefattar de andra räknarvärdena.

17. Väljarstrukturen enligt krav 15, k ä n n e t e c k n a t av att denna innefattar ett första adresseringsorgan (16) mottagligt för de första styrdata och fördröjningsinformationen för adressering av en lagrings- position (44.n) i talminnet (17) i vilken användardata från den interna tidluckan lagras.

18. Väljarstrukturen enligt krav 15, k ä n n e t e c k n a t av att varje andra styrdata innefattar en fördröjningsrepresenterande bit.

19. Väljarstrukturen enligt krav 15 och 16, k ä n n e t e c k n a t av att fördröjningsstyrenheten (26) är mottaglig för styrinformationen, i form av nämnda första styrdata och andra styrdata, från det utgående tidsväljarstegets (6.n) styrminne (23) och de andra räknarvärdena, och innefattar: en första komparator (37) för jämförelse av ett första styrdata och en representation av ett andra räknarvärde för generering av ett första jämförelseresultat; en andra komparator (41) för jämförelse av ett andra räknarvärde och antalet tidluckor i en ram för generering av ett andra jämförelseresultat; en primär XOR-grind (42) för utförande av en första XOR- operation mellan det första jämförelseresultatet och det andra jämförelseresultatet; en sekundär XOR-grind (38) för utförande av en XOR- operation mellan resultatet av den första XOR-operationen och ett andra styrdata för generering av fördröjningsinformationen. 508 850 42

20. Väljarstrukturen enligt krav 19, i vilken representationen av det andra räknarvärdet motsvarar en utgående tidlucka.

21. Väljarstrukturen enligt krav 16, k ä n n e t e c k n a t av att tidluckeräknarkretsen (28) vidare innefattar organ (34) mottagligt för de första räknarvärdena för cyklisk generering av en sekvens med utläsningsräknarvärden som till antalet är lika med antalet tidluckor i en ram, varvid utläsningsräknarvärdena från organet (34) styr ett andra adresseringsorgan (24) för utläsning av styrinformationen från det utgående tidsväljarstegets (6.n) styrminne (23).

22. Väljarstrukturen enligt krav 16, k ä n n e t e c k n a t av att utläsning av användardata i det utgående väljarstegets (6.n) talminne (17) sker cykliskt enligt en fast sekvens i beroende av de andra räknarvärdena, en lagringsposition varje utgående tidlucka, så att varje lagringsposition representerar en given utgående tidlucka i Varannan Iam.

23. Ett tidsväljarsteg för koppling av till en förbindelse hörande användardata mellan första tidluckor och andra tidluckor, innefattande ett talminne (14) för lagring av dessa användardata, ett styrminne (Zl) för lagring av styr- information, varvid tidluckorna är inordnade i respektive ramar, k ä n n e t e c k n a t av att talminnet (14) innefattar en första del (48) och en andra del (49) vilka var och en har lagringspositioner som till antalet motsvarar antalet tidluckor i en ram, och att tidsväljarsteget vidare innefattar en fördröjnings- styrenhet (26) för generering av fördröjningsinformation som 508 850 43 styr, för varje andra tidlucka, från vilken av den första delen (48) och den andra delen (49) av talminnet (14) som användardata ska kopplas till den andra tidluckan.

24. Tidsväljarsteg enligt krav 23, k ä n n e t e c k n a t av att detta vidare innefattar en tidluckeräknarkrets (28) för generering av räknarinformation, och att fördröjningsinformationen genereras utifrån styr- informationen i styrminnet (21) samt en bestämd del av räknarinformationen från tidluckeräknarkretsen (28).

25. Tidsväljarsteget enligt krav 23, i vilken de första tidluckorna motsvarar tidluckor som inkommer till väljarsteget, och de andra tidluckorna motsvarar tidluckor som utgår från väljarsteget.

26. Tidsväljarsteg enligt krav 23 eller 24, k ä n n e t e c k n a t av att den första delen (48) av talminnet (14) motsvarar en första ram av andra tidluckor och den andra delen (49) av talminnet (14) motsvarar en efterföljande andra ram av andra tidluckor.

27. Tidsväljarsteget enligt krav 23 eller 24, k ä n n e t e c k n a t av att styrinformationen i styrminnet (21) innefattar, för varje andra tidlucka, första styrdata som anger från vilken lagringsposition i någon av den första delen (48) och den andra delen (49) av talminnet (14) som användardata ska kopplas till den andra tidluckan, samt andra styrdata som är representativt för om detta användardata ska kopplas från den första delen (48) eller den andra delen (49) av talminnet (14). 508 850 44

28. Tidsväljarsteget enligt krav 24, k ä n n e t e c k n a t av att tidluckeräknarkretsen (28) innefattar: en räknare (32) som under en räknarsekvens genererar första räknarvärden som till antalet motsvarar antalet tidluckor i två ramar; och första fasförskjutningsorgan för generering av andra räknarvärden som är förskjutna i förhållande till de första räknarvärdena med ett avstånd som representerar en skillnad i fas mellan ramar för de andra tidluckorna och ramar för de första tidluckorna, varvid den bestämda delen av räknarinformationen från tidluckeräknarkretsen (28) innefattar de andra räknarvärdena.

29. Tidsväljarsteget enligt krav 27 och 28, k ä n n e t e c k n a t av att fördröjningsstyrenheten (26) är mottaglig för styrinformationen, första styrdata och andra styrdata, från styrminnet (21) och de andra räknarvärdena, och innefattar: en första komparator (37) för jämförelse av ett första styrdata och en representation av ett andra räknarvärde för generering av ett första jämförelseresultat; en andra komparator (41) för jämförelse av ett andra räknarvärde och antalet tidluckor i en ram för generering av ett andra jämförelseresultat; en primär XOR-grind (42) för utförande av en första XOR- operation mellan det första jämförelseresultatet och det andra jämförelseresultatet; en sekundär XOR-grind (38) för utförande av en XOR- operation mellan resultatet av den första XOR-operationen och ett andra styrdata för generering av fördröjningsinformationen. 508 850 45

30. En väljarstruktur innefattande: ett ingående tidsväljarsteg (5.n) som är mottagligt för till en förbindelse hörande användardata som uppträder i ett antal inkommande tidluckor i en ram, för placering av dessa användardata i interna tidluckor; ett mellanliggande väljarsteg (8) för hantering av de interna tidluckorna; och ett utgående tidsväljarsteg (6.n) för placering av de interna tidluckornas användardata i utgående tidluckor; varvid det ingående tidsväljarsteget (5.n) och det utgående tidsväljarsteget (6.n) vart och ett innefattar ett talminne (14/17) för lagring av användardata samt ett styrminne (21/23) för lagring av styrinformation, k ä n n e t e c k n a d av att talminnet (14) i det ingående tidsväljarsteget (5.n) omfattar en första del (48) och en andra del (49) vilka var och en har lagringspositioner som till antalet motsvarar antalet tidluckor i en ram, varvid den första delen (48) motsvarar en första ram av interna tidluckor och den andra delen (49) motsvarar en efterföljande andra ram av interna tidluckor, och att väljarstrukturen vidare innefattar en fördröjnings- styrenhet (26) för generering av fördröjningsinformation som styr, för varje intern tidlucka, från vilken av den första delen (48) och den andra delen (49) av talminnet (14) i det ingående tidsväljarsteget (5.n) som användardata ska kopplas till den interna tidluckan.

31. Väljarstrukturen enligt krav 30, k ä n n e t e c k n a d av att denna vidare innefattar: ett styrsystem (2) för tillhandahållande av styrinformationen; och en tidluckeräknarkrets (28) för generering av räknar- information; 508 850 46 varvid fördröjningsinformationen genereras baserat på styrinformationen i det ingående tidsväljarstegets (5.n) styrminne (21) samt en första bestämd del av räknar- informationen från tidluckeräknarkretsen (28).

32. Väljarstrukturen enligt krav 30, k ä n n e t e c k n a d av att styrinformationen i styrminnet (21) i det ingående tidsväljarsteget (5.n) innefattar, för varje intern tidlucka, första styrdata som anger från vilken lagringsposition i någon av den första delen (48) och den andra delen (49) av talminnet (14) som användardata ska kopplas till den interna tidluckan, samt andra styrdata som är representativt för om detta användardata ska utläsas från den första delen (48) eller den andra delen (49) av talminnet (14).

33. Väljarstrukturen enligt krav 31, k ä n n e t e c k n a t av att tidluckeräknarkretsen (28) innefattar: en räknare (32) som under en räknarsekvens genererar första räknarvärden som till antalet motsvarar antalet tidluckor i två ramar; och första fasförskjutningsorgan för generering av andra räknarvärden som är förskjutna i förhållande till de första räknarvärdena med ett avstånd som representerar en skillnad i fas mellan ramar för de interna tidluckorna och ramar för de inkommande tidluckorna, varvid den bestämda delen av räknarinformationen från tidluckeräknarkretsen (28) innefattar de andra räknarvärdena.

34. Väljarstrukturen enligt krav 32 och 33, k ä n n e t e c k n a t av att fördröjningsstyrenheten (26) är mottaglig för styrinformationen, i form av nämnda första styrdata och andra styrdata, från det ingående 508 850 47 tidsväljarstegets (5.n) styrminne (21) och de andra räknarvärdena, och innefattar: en första komparator (37) för jämförelse av ett första styrdata och en representation av ett andra räknarvärde för generering av ett första jämförelseresultat: en andra komparator (41) för jämförelse av ett andra räknarvärde och antalet tidluckor i en ram för generering av ett andra jämförelseresultat; en primär XOR-grind (42) för utförande av en första XOR- operation mellan det första jämförelseresultatet och det andra jämförelseresultatet; en sekundär XOR-grind (38) för utförande av en XOR- operation mellan resultatet av den första XOR-operationen och ett andra styrdata för generering av fördröjningsinformationen_

35. Väljarstrukturen enligt krav 33, k ä n n e t e c k n a t av att inläsning av användardata i det ingående väljarstegets (5.n) talminne (14) sker cykliskt enligt en fast sekvens i beroende av de andra räknarvärdena, en lagringsposition varje inkommande tidlucka, så att varje lagringsposition representerar en given inkommande tidlucka i Varannan ram .