SE438747B - Feldetekteringsanordning for ett dynamiskt minne - Google Patents

Description

15 20 25 30 40 7964350-1 2 önskvärt att det förefinns en fortlöpande indikering av den lag- rade informationens integritet. Detta gäller speciellt i system med dubblerad informationslagring, eftersom tidig detekteríng av felaktig information kan användas för att taga det felaktiga min- net ur tjänst och ersätta det med dess dubblering, När ett minne tas ur drift, kan den därav lagrade informationen uppdateras från en huvudregistrering såsom ett skivminne eller också kan, om så erfordras, diagnostiseringsprov företagas för isolering och korri- gering av systemfelen.

Ovanstående problem löses enligt uppfinningen därigenom att feldetekteringsanordningen även innefattar: läskretsorgan som un- der varje uppfriskningsoperation är verksamma för utläsning från minnet av ett digitalt ord av det förutbestämda antalet uppfris- kande digitala ord; och felkontrollkretsorgan som reagerar på de av läskretsorganen lästa digitala orden för att fastställa huru- vida informationsdelen av varje av läskretsorganen från minnet läst digitalt ord står i korrekt överensstämmelse med sin tillhö- frande felkontrolldel samt för alstring av en felsignal när denna korrekta överensstämmelse saknas.

Föreliggande uppfinning tillhandahåller en kontinuerlig indi- kering av integriteten hos den av ett dynamiskt minnessystem lag- rade informationen, där denna indikering - om den är korrekt och lämpligt förknippad med minnessystemets uppfriskningsoperationer - medför mycket obetydligt tillskott till kretsarrangemanget och praktiskt taget ingen förlängning av accesstiden.

Föreliggande feldetekteringsanordning innefattar således ett dynamiskt minne för lagring av ett flertal digitala ord, vart och ett med en unik minnesplats, och en uppfriskningsanordning, som i följd utför uppfriskningsoperationer på minnet. Under varje upp- friskningsoperation sker uppfriskning av en grupp digitala ord.

En digitala ord läsande anordning samverkar med uppfriskningsan- ordningen för läsning från minnet av ett ord i varje uppfriskad grupp. Varje av läsanordníngen läst digitalt ord tillföres till en felkontrollkrets, som fastställer om fel föreligger i det tillförda ordet och som, om detta är fallet, alstrar felsignaler.

I ett dynamiskt minnessystem med m grupper digitala ord, där varje grupp innehåller n digitala ord, genomför uppfrisk- ningsanordningen successiv uppfriskning av alla de m ordgrupper- na, varjämte läsanordningen läser samma digitala ord från varje uppfriskad grupp. När alla de m grupperna har uppfriskats, sker 10 15 20 25 30 35 40 3 7904350-1 byte av det speciella ord som läsanordningen läser från minnet så att ett nytt ord läses under de nästföljande m uppfrisknings- operationerna. Efter n grupper om vardera m uppfriskningsope- rationer har således alla digitala ord kontrollerats med avseende på korrektheten. Enligt en ytterligare aspekt av uppfinningen finns ett kretsarrangemang för lagring av platsen för de digitala ord som befunnits felaktiga.

Vid en utföringsform av uppfinningen består minnet av 416 minneskretsar, som vardera uppvisar 4096 minnesutrymmen om vardera en bit, vilket ger ett totalt minnesutrymme om 65 536 tjugosexbits- ord. För uppfriskningsåndamål anses minnesutrymmet bestå av 512 ordgrupper om vardera 128 tjugosexbitsord. Minnesuppfriskning full- göres genom sekventiell uppfriskning av digitalordgrupper med en hastighet av en grupp var 2,8 ps, vilket ger en förväntad total minnesuppfriskningstid på approximativt 1,43 ms (512 x 2,8 ps).

Tiden för en total uppfriskning av minnet benâmnes i fortsättning- en en uppfriskningsgxkel, under det att den tid som krävs för upp- friskning av en grupp om 128 ord (approximativt 2,8 ps) benämnes en uppfriskningsgperation. Av skäl som framgår nedan kan den fak- tiska tiden för såväl en uppfriskningscykel som en uppfrisknings- operation variera något. Under varje uppfriskningsoperatíon läses ett speciellt ord av de uppfriskade orden från minnet och över- föres till en paritetskontrollerande krets. Vid slutet av var och en av de approximativt 1,43 ms långa uppfriskningscyklerna, kommer nästa ord att läsas från minnet under den nästföljande uppfrisk- níngsoperationen, vilket innebär att pariteten hos samtliga digi- tala ord i minnet kommer att ha kontrollerats vid slutet av 128 fullständiga uppfriskningscykler (dvs efter approximativt 184 ms).

Vidare finns kretsanordningar för att såsom gensvar på en paritets- felindikering lagra platsen för det första felaktiga digitala or- det í ett fällregister. Denna information kan användas som ett effektivt hjälpmedel för fellokalisering under genomförande av feldiagnostiseringsprov.

Uppfinningen beskrives närmare nedan i form av ett i den bi- fogade ritningen visat utföríngsexempel. Pig. 1, 2 och É utgör då de är anordnade i enlighet med fig. 6 ett blockschema för en utfö- ríngsform av uppfinningen. Pig. 4 och § är tidsdiagram för belysan- de av funktionen av anordningen enligt fíg. 1-3.

Utföringsformen enligt fig. 1, 2 och 3 innefattar ett minne 201 som kan lagra 65 536 (64K) digitala ord om vartdera 26 binära 10 15 20 25 30 35 40 7904350-1 4 siffror. Varje dylikt 26-siffrigt ord har 24 informationssíffror och två felkontrollsiffror. Vid föreliggande utförande är vardera felkontrollsiffran en parítetssiffra för en del av de 24 informa- tionssiffrorna. Minnet 201 består av 26 minnesenheter, av vilka endast mínnesenheterna 202, 203 och 204 visas i fig. 2. När ett ord utläses från minnet 201, överför de 26 mínnesenheterna var sin av ordets siffror. Var och en av mínnesenheterna 202-204 består av 16 minneskretsar, vilket framgår av den i detalj visade minnes- enheten 202. De båda övre minneskretsarna i minnesenheten 202 har hänvisningsbeteckningarna 205 och 206. Minneskretsarna är vid denna utföringsform 4096 bits dynamiska direktminnen, vilkas minnesareor kan anses bestå av 64 rader, vardera innehållande 64 bitar. En en- staka siffra läses från eller inskrives i en given minneskrets när denna mottager en tolvbitars adressdel, ett angivande av huru- vida en läs- eller skrivfunktion skall utföras och en brickaktive- ringssignal. 64 minnesceller i varje minneskrets kan samtidigt uppfriskas genom att minneskretsen tillföres en läsindikation, en sex bitars radadress och en brickaktiveringssignal. Mínneskretsar med ovanstående egenskaper är välkända.

All access till minnet 201 erhålles medelst adress- och styr- information anordnad i ett 17-bitars minnesadressregister 207 (fig. 2). En med R betecknad bitposition i minnesadressregistret 207 är en logisk etta om en läsoperatíon skall genomföras och en logisk nolla om en skrivoperation skall genomföras. Bitpositioner- na 0 till 2 i minnesadressregistret 207 definierar de två av varje minnesenhets sexton minneskretsar, till vilka åtkomst skall erhål- las. Bitpositionerna 3-8 definierar vilken rad i de valda minnes- kretsarna som innehåller den intressanta biten. Bitpositionerna 9-14 definierar vilken kolumn i de valda minneskretsarna som inne- håller den intressanta biten, och minnespositionen 15 definierar vilken av varje minnesenhets två valda minneskretsar som skall tillhandahålla (alterantivt lagra) ínformationssiffran. Den i min- nespositionerna 3-14 befintliga informationen tillföres via en bussledning 208 direkt till korrekta ingångsklämmor hos minneskret sarna inom var och en av mínnesenheterna 202-204 i enlighet med I välkända principer.

I det följande beskrivs i detalj de inom minnesenheten 202 utförda operationerna. Identiska operationer utföres dock som gen- svar på samma information i alla mínnesenheterna 202-204, vilka var och en såsom nämnts används för avgivning av en bit i det 10 15 20 25 30 35 40 5 79043504 resulterande 26-bitar ordet. Informationen i minnesadressregist- rets 207 bitpositioner 0-2 förbinds via bussledningen 208 med en aktiveringsmöjliggörande avkodare 209 i varje minnesenhet. Avkoda- ren 209 är också kopplad för mottagning av utsignalerna från en ELLER-grind 210. Såsom kommer att beskrivas mer detaljerat nedan, tillföres ELLER-grinden 210 som insígnaler alla brickaktiverings- signaler alstrade av styrkretsarna i föreliggande minnessystem, oberoende av om dessa alstras som del av en uppfriskningsoperation eller som del av normal minnesaccess. Brickaktiveringssignalerna överföres via ELLER-grinden 210 till varje minnesenhets avkodare 209. Avkodaren 209 reagerar på innehållet i minnesadressregistrets 207 bitpositioner 0-2 genom att grinda den mottagna brickaktive- ringssignalen till de av dessa tre bitpositioner definierade min- neskretsarna. Om exempelvis bitpositionerna 0, 1 och Z samtliga är logiska nollor, överför avkodaren 209 brickaktiveringspulsen till minneskretsarna 205 och 206 via en ledare 211, som unikt är förbunden med dessa båda minneskretsar. Vid brickaktiveringssigna- lens mottagande kommer den i minnesadressregistrets 207 bitposi- tion R definíerade operationen att utföras på den speciella bit som definieras av registrets 207 minnespositioner 3-14. Vid genom- förande av en läsoperation, kommer information från en enda, defi- nierad minnesposition i var och en av de båda minneskretsarna 205 och 206 att överföras till en respektive OCH-grind 212 och 213.

Binärtillståndet hos minnesadressregistrets 207 bitposition 15 överföres direkt till OCH-grinden 212 samt via en inverterare till OCH-grinden 213. Om således minnesadressregístrets 207 bitposition lagrar en logisk etta, kommer den åtkomna biten från minneskretsen 205 att av OCH-grinden 212 matas till en ELLER-grind 214. Om à andra sidan minnesadressregistrets 207 bitposition 15 har en lo- gisk nolla, kommer den åtkomna biten från minneskretsen 206 att av OCH-grinden 213 matas till ELLER-grinden 214. Utgången hos minnes- enhetens 202 ELLER-grind 214 är direkt förbunden med en unikt där- med förknippad bitposition i ett utgàngsregister 215. Minnesenhe- terna 202-204 är unikt förbundna med var sin av utgångsregistrets 215 tjugosex bitpositioner och arbetar samtidigt som gensvar på minnesadressregistrets 207 innehåll för överföring av en enstaka siffra till registret 215.

Två adresskällor finns för tillhandahållande av minnesadress- registrets 207 innehåll. Den ena källan, som utnyttjas när den centrala processorn önskar minnesaccess, utgöres av ett register 10 15 20 25 30 40 7904350-1 102. Den andra källan utgöres av en räknekrets 216 och skall nu* beskrivas mer i detalj. Räknekretsen 216 består av en sexton bit- positioner uppvisande binärräknare, vars utgångsvärde sättes till 0 och som adderar värdet 1 till sitt lagrade innehåll som gensvar på varje insignal INCR. När räknekretsen 216 mottager en signal INCR då alla dess positioner har värdet 1, övergår räknekretsen till ett tillstånd med nollor i alla positioner, varefter förlop- pet upprepas. Räknekretsens 216 bitpositioner 0-8 definierar den av grupperna om 128 digitala ord som skall uppfriskas, under det att bitpositionerna 9-15 definierar vilket ord i denna grupp som skall läsas från minnet. Ett till räknekretsen 216 hörande läsan- givníngsorgan 229 antar permanent det logiska tillståndet 1, vil- ket överföres till minnesadressregistrets 207 bitposition R varje gång som räknekretsens 216 innehåll skall överföras.

Tre grundarrangemang finns för initiering av uppfrisknings- cykler. Minnessystemet vid föreliggande uppfinning arbetar normalt som gensvar på synkroniseringspulser utsända på en ledare 101 från en central processkrets (visas ej). När den centrala processorn ej begär minnesaccess, startar uppfriskningscykler som gensvar på syn- kroniseringspulser från den centrala processorn. När däremot en minnesaccessbegäran föreligger från den centrala processorn, före- finns arrangemang för att uppfriskningsoperationen ej skall stå i konflikt med centralprocessfunktioner, dvs uppfriskningen kommer inte att fördröja centralprocessoraccess. Om kommunikationerna med den centrala processorn upphör, utnyttjas dessutom ett tidkrets- system för aktivering av uppfriskningscyklerna oberoende av syn- kroniseringssignalerna från den centrala processorn. Följande be skrivning hänför sig till operationerna under en given uppfrisk- ningscykel. En mer detaljerad beskrivning av en uppfriskningscy- kels början återfinns längre fram.

En uppfriskningscykel påbörjas när en logisk etta via en le- dare 218 påtryckes som insignal till en bistabil vippa 217. Som gensvar på den logiska ettan vid sin ingång sänder vippan 217 via en ledare 219 en logisk etta till en uppfriskningsstyrkrets 220.

Pig. 4 är ett tidsdiagram som visar tidstyrningssignaler och övri- ga styrsignaler alstrade för att möjliggöra en uppfriskningsopera- tion jämte vissa av uppfriskningsstyrkretsen 220 alstrade signa- ler. Det bör observeras att varje uppfriskningsoperation utföres inom en 700 ns lång tidsperiod, vilken - såsom kommer att beskri- vas längre fram - är en grundläggande funktionstid för minnessyste- 10 15 20 25 30 35 40 7 7904350-*1 met. Vippans 217 ett-utgång är även förbunden med en OCH-grind 221. OCH-grinden 221 visas som en enda OCH-grind men utgöres i själva verket av sjutton OCH-grindar, som var och en är unikt för- knippad med en viss bitposition i räknekretsen 216 eller med läs- angivningsorganet 229. Innehållen i räknekretsen 216 och läsangiv- ningsorganet 229 överföres via OCH-grinden 221 och ELLER-grinden 'F 222 till minnesadressregistret 207. Uppfriskningsstyrkretsen 220 reagerar på den logiska ettan från vippan 217 genom att alstra brickaktiveringssignalen RFCE (se fig. 2), som via ELLER-grinden 210 överföres till avkodaren 209 i var och en av minnesenheterna 202-204. Såsom tidigare beskrivits överföres denna brickaktive- ringssignal till de båda av avkodaren valda minneskretsarna i varje minnesenhet.

Uppfriskningsstyrkretsen 220 alstrar dessutom en fällsigna' TP som matas till en OCH-grind 225. Som insígnaler mottager denna OCH-grind även båda delarna av den för tillfället i räknekretsen 216 lagrade adressen, liksom den vid en vippas 224 nollutgång fö- religgande signalen. På tidigare beskrivet sätt överföres en bit från vardera minnesenheten till motsvarande.bitposition i utgångs- registret 215. Innehållet i utgångsregistret 215 matas direkt till en paritetskontrollkrets 225. Denna krets 225 beräknar pariteten för de 24 ínformationssiffrorna i utgàngsregistret 215 och jämför denna med den från minnet åtkomna tvåsiffriga felkontrollkoden.

Om identitet föreligger, utför kontrollkretsen 225 inga ytterliga- re operationer. Om jämförelsen däremot ger vid handen att överens- .stämmelse ej föreligger, matas en logisk etta via en ledare 226 till en OCH-grind 227. OCH-grindarna 223 och 227 och vippan 224 hartill uppgift att alstra en felindikering som gensvar på pari- tetsfel under en uppfriskningsoperation och att kvarhålla den i räknekretsen 216 befintliga adressen i ett fällregister 228 som gensvar på det första av paritetskontrollkretsen 225 upptäckta parítetsfelet.

Yippan 224 befinner sig normalt i logiskt nolltillstånd, vil- ket resulterar i överföring av en logisk etta till OCH-grinden 223 via ledaren 230. Närhelst en fällsignal TP alstras av uppfrisk- ningsstyrkretsen 220, kommer således det förhandenvarande innehål- let i räknekretsen 216 att placeras i fällregistret 228. Det kan nämnas att ingångarna till fällregistret 228 är av "double rail"- -typ, innebärande att ingen återställningspuls erfordras för noll- ställning av registret. Så länge som vippan 224 fortsätter sin 10 15 20 25 30 40 7904350-1 8 lagring av en logisk nolla, kommer räknekretsens 216 innehåll att överföras till fällregístret 228 under varje uppfriskningsopera- tion. Om paritetskontrollkretsen 225 detekterar ett parítetsfel, tillföres en logisk etta som insignal till-OCH-grinden 227. Om vippan 224 befinner sig i nolltillstånd, matas via ledaren 230 en logisk etta som en ytterligare insignal till OCH-grinden 227. När signalen STROBE (fig. 4) alstras av uppfriskningsstyrkretsen 220, tíllföres denna som ännu en insignal till OCH-grinden 227. Detta ínsignaltillstând vid OCH-grinden 227 förorsakar att denna överför en logisk etta till omslagsingàngen hos vippan 224, vilken som gen- svar härpå övergår till logiskt ett-tillstånd. Vippans 224 som logisk etta uppträdande utsignal utgör en paritetsfelsignal. Vip- pans 224 logiska ett-tillstànd medför att en logisk nolla utsänds på ledaren 230 och förhindrar ytterligare överföring via OCH-grin- den 225 av information från räknekretsen 216 till fällregistret 228¿ Detta tidsögonblick då paritetsfelet detekteras lagras i fällregístret 228 som ej förändras förrän vippans 224 tillstånd ändras. Den lo- giska nollan på ledaren 230 återföres även för att förhindra att innebär således att räknekretsens 216 innehåll vid det OCH-grinden 227 överför några ytterligare logiska ettor till vip- pans 224 omslagsingång. Vippans 224 tillstånd kommer således inte att ändras förrän en återställningssignal matas till dess åter- ställningsingång. Denna återställníngssígnal anbringas antingen av den centrala processorn under diagnostiserings- och felåter- hämtningsrutiner eller av en person som försöker fastställa arten av felfunktion i minnessystemet. Det bör observeras att varje av räknekretsen 216 alstrad adress temporärt placeras i fällregist- ret 228. Denna placering är av ren övergângskaraktär, och ingen adress avses att lagras i fällregistret 228 före den tillstånds- ändring hos vippan 224 som uppträder som gensvar på en paritets- felindikering från paritetskontrollkretsen 225. Nära slutet av varje uppfriskningsoperation alstrar uppfriskningsstyrkretsen 220 signalen INCR (fig. 4), som överföres till räknekretsen 216. Som gensvar på denna signal framstegar räknekretsen 216 sitt innehåll som förberedelse för nästföljande uppfriskningsoperation. Upp- friskningsstyrkretsen 220 alstrar även en återställningssignal, som överföras till en âterställningsingâng på vippan 217, vilken såsom gensvar härpå lagrar en logisk nolla och sålunda avslutar uppfriskningsoperatíonen.

Den ovan beskrivna enstaka uppfriskningsoperationen utgör 10 15 20 25 30 35 40 9 7904350-1 den grund från vilken den totala uppfriskningscykeln alstras.

Under varje uppfrískningsoperation sker uppfriskning av en grupp om 128 digitala ord. Den speciella grupp som uppfriskas definieras av en första adressdel bestående av bitarna 0-8 i räknekretsen 216.

Till följd av räknekretsens 216 gynnsamma funktion och kretsens anslutning till minnesadressregistret 207, är hela minnet uppfris- kat efter 512 uppfriskningsoperationer. Då varje uppfriskningsope- ration kräver approximativt 2,8 ps, kan en fullständig uppfrisk- ningscyiel fullbordas på approximativt 1,43 ms. Under varje upp- friskningsoperation kommer ett givet minnesord, som definieras av en andra adressdel bestående av bitpositionerna 9-15 i räknekret- sen 216, att läsas från minnet och påtryckas paritetskontrollkret- sen 225. Efter varje av 513 uppfriskningsoperationer bestaende upp- friskníngscykel adderar räknekretsen 21o värdet 1 till sin andra adressdel, vilket förorsakar att paritetskontrollkretsen kommer att mottaga en ny grupp digitala ord från minnet under nästa 512 uppfriskningsoperationer. Vid en funktion i enlighet med denna be- skrivning kommer en ny grupp digitala ord att läsas från minnet under var och en av de av 512 uppfriskningsoperationer bestående uppfriskningscyklerna. Efter 128 genomlöpningar av hela uppfrisk- ningscykeln kommer varje av minnessystemet lagrat digitalt ord att ha matats till paritetskontrollkretsen 225. Om något paritetsfel uppträtt, finns adressen till det första felaktiga digitala ordet lagrat i fällregistret 228. Om inga paritetsfel uppträtt vet man att systemet innehåller endast godtagbara data.

Såsom beskrivits ovan påbörjas en uppfriskningsoperation pa tre olika sätt. Ett av dessa sätt består av utförandet av en upp- frískningsoperation i förening med en minnesbegäran från den cen- trala processorn på sådant sätt att denna förfrågan inte fördröjes av uppfriskningsoperationen. Närhelst den centrala processorn be- överför den den önskade adressen ( och ske) till mínnessystemet alldeles gär access till minnet, data när minnesinskrivning skall före en minnessynkroniseringspuls på ledaren 101. Den av processor till minnessystemet överförda informationen innefattar en styrdel, som definierar huruvida en läs- eller skrivoperation skall utföras och en grindpuls, som grindar adressen, data och styrdelen till registret 102. Vid föreliggande utföringsform består styrdelen av två inbördes uteslutande siffror, som i fig. 1 betecknas R och W. gäller R = 1 och W = O. Omvänt När en läsoperatíon skall utföras gäller W = 1 och R = 0 då en skrivoperation skall ske. R- och 10 15 25 40 ' position. För unkclhets skull 7904350-1 10 W-siffrorna överföres från registret 102 som insignaler till en ELLER-grind 105, vars utgång är förbunden med en ingång på en OCH-grind 104. Sålunda kommer ELLER-grinden 103 att överföra en logisk etta till denna ingång på OCH-grinden 104 närhelst den centrala processorn begär minnesaccess. OCH-grindens 104 andra in- gång är förbunden med ledaren 101, som tíllföres synkroniserings- pulserna från den centrala processorn. Efter det att en accessbe- gäran mottagits av registret 102, kommer OCH-grinden 104 vid näst- följande synkroniseringspuls att avge en logisk etta som utsignal, ett-ställningsingâng (S-ingång.. 105 logiskt ett-tillstand och som överföres till en víppas 105 Som gensvar härpà antager vippan överför via en utgångsledare 106 en logisk etta till en minnes- accesstyrkrets 107, vilken som gensvar härpâ alstrar vissa i fig. 5 visade grindsignaler.

Innehållet i registret 102, med undantag av siffran W, över- förs såsom insígnaler till en OCH-grind 108. Denna OCH~grind ut- göres i själva verket av ett flertal OCH-grindar, en för varje minnesposition i registret 102 med undantag av siffrans W minnes- visas dock grindarna som en enda grind i fig. 1. Under aktiveringstillstand alstrar minnesacccss- styrkretsen 107 en som logisk etta uppträdande mínnesadressgrind- signal (MAG, fig. 5), som överföres tilL OCH-grinden 108. Grind- signalen MAC öppningsförbereder OCH-grinden 108 för överföring av adressdelen och R-siffran från registret 102 till minnesadressre- gistret 207 via ELLER-grinden 222. OCH-grindens 108 aktivering medför även överföring av registrets 102 datadel till dataregist- ret 231. Efter det att en tillräcklig tid gått för att den till adressregistret 207 och dataregistret 231 överförda informationen skall ha blivit stabil, överför minnesaccesstyrkretsen 107 en min- (MCE, Pig. 5) till ledaren 109. Signalen MCE överföres via ELLER-grinden 210 till samtliga minnesenheter ncsbrickaktíveringssigna1 202-204. Minnesenheterna 202-204 reagerar på inadressen och minnes- aktiveríngssignalen från minnesaccesstyrkretsen 107 genom att ut- föra den begärda läs- eller skrivoperationen i enlighet med R-bi- tens status. 7 En läs- eller skrivoperation fullbordas inom 700 ns från uppträdandet av synkroníseringspulsen från den centrala proces- sorn. Utförandet är dock sådant att begäran om minnesaccess ut- sänds från den centrala processorn endast var 1400 ns. Samtliga minnesceller i minnet 201 kan uppfriskas inom den_begärda tids- 10 15 20 25 30 35 40 H 7904350-1 perioden om uppfriskningscykler påbörjas approximativt vid var fjärde synkroníseringspuls från den centrala processorn (2,8 ps).

En tillstândsräknare 110 räknar de inkommande synkroniserings- pulserna från centralprocessorn på ledaren 101 i avsikt att defi- niera när en uppfriskningsoperation är önskvärd. Tillstándsräkna- ren 110 har fyra tillstånd betecknade 0,0 till 1,1, som ändras i återupprepad bínärsekvens som gensvar på synkroniseringssignaler- na från centralprocessorn. Om tillstandsräknaren 110 vid en given tidpunkt befinner sig i tillståndet 0,0, så kommer den att vara i tillståndet 1,1 tre synkroniseringspulser senare. Tillstàndsräkna- ren 110 kommer att antaga ett givet tillstånd vid var fjärde syn- kroniseringspuls vilket inträffar approximativt var ?,3 ps. Styr- ning utföres medelst tillstandsräknaren 110 genom att denna alst- rar en logisk etta på en utgàngsledare 11 då den befinner sig i tillståndet 1,1 och en logisk etta pà en ledare 00 då den befinner sig i tillståndet 0,0. Vid normalt arbetssätt påbörjas en uppfrisk- ningsoperation under tillståndet 1,1 såvida inte en minnesaccess- begäran från centralprocessorn började under detta tillstànd. Om en dylik begäran påbörjats, fördröjes uppfriskningsoperationen till dess att tillståndet 0,0 uppträder, vid vilken tidpunkt min- net kommer att vara tillgängligt för uppfriskning. Tillgänglighe- ten är garanterad, eftersom alla minnesbegäranden fullbordas på kortare tid än 700 ns, under det att nästa begäran inte kommer att anlända under de följande 700 ns.

Varje gång tillståndsräknaren 110 befinner sig i 1,1-till- ståndet, matas en logisk etta som insignal till en OCH-grind 111.

Denna ÛCH-grind 111 tillföres såsom insignal även en fördröjd re- presentation av synkroniseringspulserna fràn centralprocessorn (fördr. synk, fig. 5). En ELLER-grinds 112 utsignal utgör den tredje insignalen till OCH-grinden 111. ELLER-grinden 112 tillfö- res som insignaler en inverterad representation av signalerna pä ledaren 106 och en signal från minnesaccesstyrkretsen 107 beteck- nad 700 plus (fig. 5). Signalen "700 plus" blir en logisk etta under den andra, 700 ns långa minnescykeln efter det att vippan 105 aktiverats. Följaktligen kommer minnet att vara tillgängligt för access under varje cykel under vilken signalen "700 plus" är en logisk etta. När vippan 105 under tillståndet 1,1 lagrar en logisk nolla, vilket indikerar att ingen minnesaccess har begärts under denna eller föregående cykel, överföres en logisk etta från ELLER-grinden 112 till OCH-grinden 111 till följd av vippans 105 10 15 20 25 30 40 79o4sso-1 12 inverterade utsignal. Denna logiska etta i kombination med den logiska etta som anger 1,1-tillståndet och med den fördröjda syn- kroniseringssignalens logiska etta förorsakar att OCH-grinden 111 pä sin utgång avger en logisk etta, som överföres till ELLER-grín- den 113. Då ELLER-grinden 113 mottager en logisk etta kommer den att överföra en logisk etta till ledaren 218 och således initiera en uppfriskningscykel på ovan beskrivet sätt. När á andra sidan vippan 105 alstrar en logisk etta under 1,1-tillståndet, påtryckes ELLER-grinden 112 såsom insignal en logisk nolla representerande vippans 105 inverterade utsignal. Om detta är den första 700 ns långa perioden av en minnesaccessbegäran, är även signalen "700 plus" en logisk nolla. Följaktligen kommer OCH-grinden 111 ej att aktiveras för start av en uppfriskningscykel. Signalen "700 plus" kommer att vara en logisk etta under nästföljande 0,0-tillstànd.

Tillståndsräknarens 110 utsignal på ledaren 00 och "700-plus"- -signalen frân minnesaccesstyrkretsen 107 tillföres som insigna- ler till en OCH-grind 114. Kombinationen av tillståndet 0,0 och den logisk etta uppvisande "700 plus"-signalen öppnar grinden 114 I så att en logisk etta överföres till ELLER-grinden 113, vilket således möjliggör en uppfriskningsoperation under tillståndet 0,0.

När en logisk nolla tillföres som insignal till ELLER-grinden 112 från vippan 105 under ett 1,1-tillstånd, vilket sker mer än 700 ns efter vippans 105 aktivering, överföres en "700-plus"-signal i form av en logisk etta via ELLER-grinden 112 till OCH-grinden 111. Kombinationen av den fördröjda synkroniseringssignalen, till- ståndet 1,1 och den logiska ettan fràn ELLER-grinden 112 kommer att aktivera OCH-grinden 111, som i sin tur startar uppfrisknings- kretsarna under 1,1-tillståndet.

Vid det ovan beskrivna arbetssättet kommer en uppfrisknings- operation att påbörjas under varje 1,1-tillstånd om det inte upp- träder några minnesaccessbegäranden från den centrala processorn.

När dylika begäranden uppträder, påbörjas en uppfriskningsopera- tion under endera av tillstånden 1,1 och 0,0 i beroende av vid 7 vilken tidpunkt dessa begäranden inkommer.

Det är även väsentligt att ett system åstadkommes som arbe- tar när synkroniseringspulserna från den centrala processorn ej längre uppträder. I detta syfte ingår i denna utföringsform en Z ps tidkrets 115, som räknar tidsíntervallen mellan synkronise- ringspulserna från den centrala processorn. Om inga dylika syn- kroniseringspulser mottages under 2 ps, kommer tidkretscn 115 att 10 15 20 13 7904350-1 aktivera en pulskrets 116. Pulskretsen 116 alstrar var 2,8 ps en ~ i form av en logisk etta uppträdande puls, som via ELLER-grinden 113 överföres till vippan 217 för att kontinuerligt möjliggöra uppfrískningsfunktionen. Om synkroniseringssignalerna från cen- tralprocessorn återupptages kommer tidkretsen 115 att avaktivera pulskretsen 116, varför uppfriskningsoperatíonerna áter styrs av nämnda synkroniseringssignaler.

Ovanstående beskrivning hänför sig till ett system med spe- ciella egenskaper. Uppfinningens principer kan emellertid utnytt- jas vid alla typer av dynamiska minnessystem, vid vilka de däri lagrade digitala orden uppfriskas i grupper om n stycken digi- tala ord och vid vilka mínnessystemet lagrar m dylika grupper av mínnesord. En första, gruppdefinicrandc adressgenerator med m möjliga uttíllstånd utnyttjas för att styra uppfrískningen av alla grupper av digitala ord i följd. En andra adressgnnerator med n möjliga uttíllstånd används för att välja ett ord från varje uppfriskad grupp för paritetskontroll. Den andra räknarens till- stånd skall framstegas efter varje fullständig cykel om uppfrisk- ning av m grupper för att tillhandahålla en ny grupp digitala ord för paritetskontroll under varje successiv, fullständig min- nesuppfriskning. Vid det ovan beskrivna arbetssättet kommer min- net i sin helhet att vara uppfriskat efter m tioner, och de lagrade digitala ordens paritet kommer att kontrol- uppfriskningsopera- leras efter m X n uppfriskníngsoperationer.

Claims (1)

1. 7904350-1 'Q gatentkrav I. Felderekteringsanordning för ett dynamisk minnesarrange- mang innefattande: ett dynamisk minne (201) för lagring av ett antal digitala ord, varvid varje digitalt ord har en unik lagringsplats i minnet och består av en informationsdel och en tillhörande félkontrolldel; 'och nppfriskningskretsorgan för uppfriskníng av det dynamiska min- net genom åtcrupprepat företagna uppfriskningsoperationer, varvid ett förutbestämt antal digitala ord uppfriskas under varje upp- lfriskningsoperation; ' k ä n n e t e c k n a d av att anordningen även innefattar: läskretsorgan (209.Zl2,213,Zl4) som under varje uppfriskníngs- operation är verksamma för att frän minnet välja och utläsa ett digi- talt ord av det förutbestämda antalet digitala ord som uppfriskas; och felkontrollkrctsorgan (Z24,225,220,227) som reagerar på varje av läskretsorganen under uppfriskníngsperioden lästdigünltonlför att fastställa huruvida ínformationsdelen av varje av läskrets- organen från minnet läst digitalt ord står i korrekt överensstäm- melse med sin tillhörande felkontrolldcl samt för alstring av en felsignal när denna korrekta överensstämmelse saknas. Z. Anordning enligt kravet 1, k ä n n e t e c k n a d av att den vidare innefattar på felsignalen reagerande registerkrets- organ (223, 228) för lagring av den unika lagringsplatsen för det digitala ord som förorsakat felsignalalstringen. 3. Anordning enligt kravet l, k ä n n c t e c k n a d av att uppfriskningskretsorganen innefattar ett uppfrísknings- adressalstrande kretsarrangemang (229, 216) för periodisk alst- ring av uppfriskningsadressignalcr som definierar en för upp- friskning avsedd grupp digitala ord; att uppfriskningskretsorganen reagerar på uppfrisknings- -adressignalcr för utförande av uppfriskningsoperationer genom att uppfriska den av uppfriskningsadressignalerna definierade gruppen av digitala ord; att läskretsorgancn innefattar ett feldetekteringsadressalst- rande arrangemang (216) för alstring av feldetekteringsadress~ signaler som definierar ett digitalt ord av den av uppfrisknings- adrcssignalerna definierade gruppen av digitala ord; och att lñskretsorganen reagerar på felderekteringsadressigna- lerna för läsning fran minnet av det av dessa signaler definierade digitala ordet under varje uppfriskningsnperation. 15- 7904350-1 4. Anordning enligt kravet 3, k ä n n e t e c k n a d av att det uppfriskningsadressalstrande kretsarrangemangct innefat- tar kretsar för alstring av en följd av uppfriskningsadressigna- ler, vilken följd är verksam för definieríng av alla grupper av digitala ord lagrade av det dynamiska minnet inom en uppfrisknings- cykel bestående av ett antal uppfriskningsoperationer lika med antalet grupper av digitala ord; och av att det feldetckteríngs- adressalstrande kretsarrangemanget innefattar kretsar för alst- ring av en förutbestämd följd av feldetekteringsadressignaler, vilken följd är verksam för definiering av alla digitala ord lag- rade av det dynamiska minnet inom ett antal uppfriskningscykler lika med antalet digitala ord i varje grupp digitala ord. 5. Anordning enligt kravet 3, k ä n n e t e c k n a d av att den vidare innefattar fellokaliseringskretsorgan (223, 228) reagerande pâ felsígnaler för lagring av uppfriskningsadressig- nalerna och feldetekteringsadressignalerna. 6. Anordning enligt kravet S, k ä n n e t e C k n a d av att fellokaliseringskretsorganen innefattar kretsar (224, 227) reagerande på felsignalerna för att hindra att fellokaliserings- kretsorganen lagrar ytterligare uppfrískningsadressignaler och feldetekteringsadressignaler.