[go: up one dir, main page]

RU2826448C2 - Data transmission system with code multiplexing and steganographic protection of messages - Google Patents

Data transmission system with code multiplexing and steganographic protection of messages Download PDF

Info

Publication number
RU2826448C2
RU2826448C2 RU2022123171A RU2022123171A RU2826448C2 RU 2826448 C2 RU2826448 C2 RU 2826448C2 RU 2022123171 A RU2022123171 A RU 2022123171A RU 2022123171 A RU2022123171 A RU 2022123171A RU 2826448 C2 RU2826448 C2 RU 2826448C2
Authority
RU
Russia
Prior art keywords
receiver
transmitter
inputs
output
circuits
Prior art date
Application number
RU2022123171A
Other languages
Russian (ru)
Other versions
RU2022123171A (en
Inventor
Владимир Владимирович Зеленевский
Анатолий Владимирович Зеленевский
Антон Викторович Ржаных
Александр Владимирович Попов
Original Assignee
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ
Filing date
Publication date
Application filed by ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ filed Critical ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ
Publication of RU2022123171A publication Critical patent/RU2022123171A/en
Application granted granted Critical
Publication of RU2826448C2 publication Critical patent/RU2826448C2/en

Links

Images

Abstract

FIELD: data transmission systems.
SUBSTANCE: data transmission system comprises M circuits OR transmitter 3, M × n key circuits AND transmitter 4, frequency modulator 8, phase manipulator 10, generator of n = M-bit pseudorandom sequence of transmitter first 11, generator of clock pulses 12, generator of n = M-bit pseudorandom sequence of transmitter of second 13, binary decoder of transmitter 14, communication entry unit 16, consisting of a radio frequency band-pass amplifier, a phase-locked loop system and a delay tracking system, an information frequency demodulator 17, synchronization system 18, a receiver orthogonal binary sequence generator 24, M receiver polar code generators 20, M receiver OR circuits 22, M × n key circuits AND receiver 23, generator of n = M-bit pseudorandom sequence of receiver 25, binary decoder of receiver 26.
EFFECT: reduced probability of random guesses of key signals.
1 cl, 2 dwg

Description

Изобретение относится к области техники радиосвязи и может быть использовано в системах передачи данных с ограниченной полосой пропускания для повышения их помехоустойчивости за счет параллельной передачи данных ортогональными кодами и имитозащищенности информационного обмена на уровне «совершенно секретной» системы без расширения спектра сигнала связи с внедрением аутентификационных меток.The invention relates to the field of radio communication technology and can be used in data transmission systems with a limited bandwidth to increase their noise immunity due to parallel data transmission by orthogonal codes and imitation protection of information exchange at the level of a “top secret” system without expanding the spectrum of the communication signal with the introduction of authentication marks.

Известно устройство имитостойкого кодирования, состоящее из регистра сдвига сверточного кодера, вход которого соединен с источником информации; сумматоров по модулю два, первые входы которых соединены с выходами регистра сдвига, а вторые входы - с выходами генератора ключа, осуществляющего формирование гаммы шифра для шифрования сообщения; коммутатора, входы которого соединены с выходами сумматоров по модулю два, а выход соединен с входом канала связи (патент RU 164498, 2015 г.).A device for imitation-resistant coding is known, consisting of a shift register of a convolutional coder, the input of which is connected to a source of information; adders modulo two, the first inputs of which are connected to the outputs of the shift register, and the second inputs - to the outputs of a key generator, which generates a cipher gamma for encrypting a message; a switch, the inputs of which are connected to the outputs of the adders modulo two, and the output is connected to the input of the communication channel (patent RU 164498, 2015).

Недостатки указанного устройства состоят в том, что:The disadvantages of this device are that:

- не определено конкретное техническое устройство, которое используется в качестве генератора ключа и, как следствие, не определена длина генерируемой им ключевой последовательности (гаммы), от свойств которой полностью зависит имитозащищенность всей системы;- the specific technical device used as a key generator has not been defined and, as a consequence, the length of the key sequence (gamma) generated by it, on the properties of which the imitation protection of the entire system completely depends, has not been defined;

- сверточный кодер вводит избыточность в передаваемое сообщение, что приводит либо к расширению спектра сигнала (к увеличению скорости передачи данных), либо к увеличению времени передачи при постоянной ширине спектра сигнала;- a convolutional coder introduces redundancy into the transmitted message, which leads either to an expansion of the signal spectrum (to an increase in the data transfer rate) or to an increase in the transmission time with a constant signal spectrum width;

- система передачи данных, использующая сверточное кодирование, обладает заведомо меньшей помехоустойчивостью (большей вероятностью битовой ошибки) по сравнению с системой передачи данных с ортогональным кодовым уплотнением при воздействии помехи типа аддитивный белый гаусовский шум (Электросвязь, №7, 2018 г.).- a data transmission system using convolutional coding has obviously lower noise immunity (higher probability of bit error) compared to a data transmission system with orthogonal code division multiplexing when exposed to interference such as additive white Gaussian noise (Electrosvyaz, No. 7, 2018).

Наиболее близким известным техническим решением к предполагаемому изобретению является система передачи данных ортогональными кодами, состоящая из: регистра сдвига передатчика, вход которого соединен с выходом источника двоичных данных в последовательном коде, сумматоров по модулю два, первые входы которых соединены с выходами регистра сдвига передатчика, а вторые входы - с выходами формирователя ортогональных двоичных последовательностей, М формирователей полярного кода, входы которых соединены с выходами сумматоров по модулю два, суммирующего устройства, входы которого соединены с выходами М формирователей полярного кода, формирующего фильтра, вход которого соединен с выходом суммирующего устройства, амплитудно-импульсного модулятора, первый вход которого соединен с выходом формирующего фильтра, а второй вход - с выходом генератора несущего колебания, а выход соединен с входом радиолинии, демодулятора радиосигнала, вход которого соединен с выходом радиолинии, М корреляционных декодеров, первые входы которых соединены с выходом демодулятора сигнала, а вторые входы - с выходами формирователя ортогональных двоичных последовательностей в полярном коде, регистра сдвига приемника, входы которого соединены с выходами корреляционных детекторов, а выход соединен с входом получателя данных (патент RU 2714606С2, 2020 г.).The closest known technical solution to the proposed invention is a data transmission system using orthogonal codes, consisting of: a transmitter shift register, the input of which is connected to the output of a binary data source in a serial code, modulo-two adders, the first inputs of which are connected to the outputs of the transmitter shift register, and the second inputs to the outputs of an orthogonal binary sequence generator, M polar code formers, the inputs of which are connected to the outputs of the modulo-two adders, a summing device, the inputs of which are connected to the outputs of the M polar code formers, a shaping filter, the input of which is connected to the output of the summing device, a pulse-amplitude modulator, the first input of which is connected to the output of the shaping filter, and the second input to the output of the carrier oscillation generator, and the output is connected to the input of the radio link, a radio signal demodulator, the input of which is connected to the output of the radio link, M correlation decoders, the first inputs of which are connected to the output signal demodulator, and the second inputs are connected to the outputs of the generator of orthogonal binary sequences in a polar code, the receiver shift register, the inputs of which are connected to the outputs of the correlation detectors, and the output is connected to the input of the data receiver (patent RU 2714606C2, 2020).

Недостаток прототипа проявляется в том, что:The disadvantage of the prototype is that:

- не обеспечивается имитозащищенность информационного обмена на уровне «совершенно секретной» системы;- the security of information exchange at the level of a “top secret” system is not ensured;

- используемая амплитудно-импульсная модуляция (АИМ) обладает низкой помехоустойчивостью, так как не позволяет реализовать когерентный прием сигнала в целом и обеспечить тактовую самосинхронизацию принимаемого сигнала.- the used amplitude-pulse modulation (APM) has low noise immunity, since it does not allow for coherent reception of the signal as a whole and does not ensure clock self-synchronization of the received signal.

Технической задачей изобретения является обеспечение повышенной помехоустойчивости системы радиосвязи и имитозащищенности информационного обмена на уровне «совершенно секретной» системы без расширения спектра сигнала связи с внедрением аутентификационных меток в виде ортогональных двоичных последовательностей Уолша-Адамара за счет введения в ее состав технических средств, которые каждому биту М-разрядного параллельного двоичного кода с выхода регистра сдвига ставят в однозначное соответствие свои ключевые сигналы - ортогональные двоичные последовательности, число которых также равно М, что позволяет существенно снизить вероятность случайного угадывания ключевых сигналов.The technical task of the invention is to provide increased noise immunity of a radio communication system and imitation protection of information exchange at the level of a “top secret” system without expanding the spectrum of the communication signal with the introduction of authentication marks in the form of orthogonal binary Walsh-Hadamard sequences by introducing into its composition technical means that put in unambiguous correspondence with each bit of the M-bit parallel binary code from the output of the shift register its key signals - orthogonal binary sequences, the number of which is also equal to M, which makes it possible to significantly reduce the probability of random guessing of key signals.

Технический результат изобретения состоит в том, что уменьшается вероятность случайного угадывания ключевых сигналов за счет одновременного использования М равновероятных ключевых сигналов и одновременно повышается помехоустойчивость за счет реализации когерентного приема сигнала в целом на длине двоичной последовательности Уолша-Адамара.The technical result of the invention consists in that the probability of random guessing of key signals is reduced due to the simultaneous use of M equally probable key signals and at the same time the noise immunity is increased due to the implementation of coherent reception of the signal as a whole over the length of the binary Walsh-Hadamard sequence.

Сущность изобретения заключается в том, что, кроме известных элементов системы, а именно: регистра сдвига передатчика, М сумматоров по модулю два, формирователя ортогональных двоичных последовательностей, М формирователей полярного кода, суммирующего устройства, генератора несущего колебания, М корреляционных декодеров, регистра сдвига приемника, в нее введены: М схем ИЛИ передатчика и приемника, выполняющих операции логической развязки поступающих на их вход данных, М×n ключевых схем И передатчика и приемника, частотный модулятор, преобразующий входной многоуровневый групповой сигнал с выхода суммирующего устройства в сигнал с постоянной амплитудой и изменяющейся частотой, фазовый манипулятор, осуществляющий рандомизацию сигнала, генератор n=М-разрядной псевдослучайной последовательности передатчика первый, использующейся в качестве формирователя программы рандомизации, генератор тактовых импульсов, генератор n=М-разрядной псевдослучайной последовательности передатчика второй и генератор n=М-разрядной псевдослучайной последовательности приемника, предназначенные для управления двоичными дешифраторами передатчика и приемника соответственно, двоичный дешифратор передатчика и приемника, управляющий ключевыми схемами И по закону сформированной псевдослучайной последовательности, блок вхождения в связь, осуществляющий синхронизацию принимаемого сигнала по частоте и определение задержки псевдослучайной последовательности по времени, система синхронизации, информационный частотный демодулятор, М формирователей полярного кода приемника.The essence of the invention lies in the fact that, in addition to the known elements of the system, namely: a transmitter shift register, M modulo two adders, an orthogonal binary sequence generator, M polar code generators, an adder, a carrier oscillation generator, M correlation decoders, a receiver shift register, the following are introduced into it: M OR circuits of the transmitter and receiver that perform logical decoupling operations of the data arriving at their input, M×n key AND circuits of the transmitter and receiver, a frequency modulator that converts the input multi-level group signal from the output of the adder into a signal with a constant amplitude and a variable frequency, a phase manipulator that randomizes the signal, a generator of an n=M-bit pseudo-random sequence of the first transmitter, used as a generator of the randomization program, a clock pulse generator, a generator of an n=M-bit pseudo-random sequence of the second transmitter and a generator n=M-bit pseudo-random sequence of the receiver, intended for controlling binary decoders of the transmitter and receiver, respectively, binary decoder of the transmitter and receiver, controlling key circuits AND according to the law of the generated pseudo-random sequence, a communication entry unit, implementing synchronization of the received signal by frequency and determination of the delay of the pseudo-random sequence by time, synchronization system, information frequency demodulator, M polar code formers of the receiver.

На фиг. 1 представлена структурная схема системы передачи данных с кодовым уплотнением и стеганографической защитой сообщений, на фиг. 2 представлена таблица зависимости вероятности .Fig. 1 shows a structural diagram of a data transmission system with code compression and steganographic protection of messages, Fig. 2 shows a table of the dependence of the probability .

В структурной схеме системы передачи данных с кодовым уплотнением и стеганографической защитой сообщений, представленной на фиг. 1, введены следующие обозначения:In the structural diagram of the data transmission system with code compression and steganographic protection of messages, shown in Fig. 1, the following designations are introduced:

1 - регистр сдвига передатчика;1 - transmitter shift register;

2 - сумматор по модулю два;2 - adder modulo two;

3 - схема ИЛИ передатчика;3 - OR transmitter circuit;

4 - ключевая схема И передатчика;4 - key circuit of the transmitter;

5 - формирователь ортогональных двоичных последовательностей;5 - generator of orthogonal binary sequences;

6 - формирователь полярного кода;6 - polar code generator;

7 - суммирующее устройство;7 - summing device;

8 - частотный модулятор;8 - frequency modulator;

9 - генератор несущего колебания;9 - carrier oscillation generator;

10 - фазовый манипулятор;10 - phase manipulator;

11 - генератор псевдослучайной последовательности передатчика первый;11 - first transmitter pseudo-random sequence generator;

12 - генератор тактовых импульсов;12 - clock pulse generator;

13 - генератор псевдослучайной последовательности передатчика второй;13 - pseudo-random sequence generator of the second transmitter;

14 - двоичный дешифратор передатчика.14 - binary transmitter decoder.

15 - радиолиния;15 - radio line;

16 - блок вхождения в связь;16 - communication entry block;

17 - информационный частотный демодулятор;17 - information frequency demodulator;

18 - система синхронизации;18 - synchronization system;

19 - корреляционный декодер;19 - correlation decoder;

20 - формирователь полярного кода приемника;20 - receiver polar code generator;

21 - регистр сдвига приемника;21 - receiver shift register;

22 - схема ИЛИ приемника;22 - OR receiver circuit;

23 - ключевые схемы И приемника;23 - key circuits of the receiver;

24 - формирователь ортогональных двоичных последовательностей приемника;24 - receiver orthogonal binary sequence generator;

25 - генератор псевдослучайной последовательности приемника;25 - receiver pseudo-random sequence generator;

26 - двоичный дешифратор приемника.26 - binary receiver decoder.

При этом на передающей стороне первый вход регистра сдвига передатчика 1 соединен с выходом источника двоичных данных в последовательном коде, а второй вход - с выходом генератора тактовых импульсов 12, первые входы М сумматоров по модулю два 2 соединены с выходами регистра сдвига передатчика 1, а вторые входы - с выходами М схем ИЛИ передатчика 3, М входов которых соединены с выходами М×n ключевых схем И передатчика 4 так, что входы первой схемы ИЛИ передатчика 3 соединены с выходами первых по порядку в каждом блоке ключевых схем И передатчика 4 - И1 1, И2 2, И3 3, …, ИМ n, входы второй схемы ИЛИ передатчика 3 соединены с выходами вторых по порядку в каждом блоке ключевых схем И передатчика 4 - И2 1, И3 2, И4 3…, И1 n, входы М-й схемы ИЛИ передатчика 3 соединены с выходами М-х по порядку в каждом блоке ключевых схем И передатчика 4 - ИМ 1, И1 2, И2 3, …, ИМ-1 n, то есть в каждом из n блоков, содержащих М ключевых схем И передатчика 4, эти ключевые схемы И передатчика 4 управляются сдвинутыми относительно предыдущего блока сигналами на один такт циклически. Выходы сумматоров по модулю два 2 соединены с входами М формирователей полярного кода 6, выходы которых соединены с входами суммирующего устройства 7, выход которого соединен с первым входом частотного модулятора 8, второй вход которого соединен с выходом генератора несущего колебания 9, а выход частотного модулятора 8 соединен с первым входом фазового манипулятора 10, второй вход которого соединен с выходом генератора n=М-разрядной псевдослучайной последовательности передатчика первого 11, вход которого соединен с выходом генератора тактовых импульсов 12. Первые входы М×n ключевых схем И передатчика 4 соединены с выходами двоичного дешифратора передатчика 14 так, что первые входы М ключевых схем И передатчика 4 в первом блоке соединены с первым выходом двоичного дешифратора передатчика 14, первые входы М ключевых схем И передатчика 4 во втором блоке соединены со вторым выходом двоичного дешифратора передатчика 14, первые входы М ключевых схем И передатчика 4 в n-м блоке соединены с n-м выходом двоичного дешифратора передатчика 14. Входы двоичного дешифратора передатчика 14 соединены с выходами генератора n=М-разрядной псевдослучайной последовательности передатчика второго 13, вход которого соединен с выходом генератора тактовых импульсов 12. Вторые входы М×n ключевых схем И передатчика 4 соединены с выходами формирователя ортогональных двоичных М-разрядных последовательностей 5 так, что в каждом блоке вторые входы ключевых схем И1 1, И1 2, И1 3, …, И1 n передатчика 4 соединены с первым выходом формирователя ортогональных двоичных последовательностей 5, в каждом блоке вторые входы ключевых схем И2 1, И2 2, И2 3, …, И2 n передатчика 4 соединены со вторым выходом формирователя ортогональных двоичных последовательностей 5, в каждом блоке вторые входы ключевых схем ИМ 1, ИМ 2, ИМ 3, …, ИМ n передатчика 4 соединены с М-м выходом формирователя ортогональных двоичных последовательностей 5. Вход формирователя ортогональных двоичных последовательностей 5 соединен с выходом генератора тактовых импульсов 12. Выход фазового манипулятора 10 соединен с входом радиолинии 15. На приемной стороне выход радиолинии 15 соединен с входом блока вхождения в связь 16, состоящего из полосового усилителя радиочастоты, системы фазовой автоподстройки частоты и системы слежения за задержкой, первый выход которого соединен с входом системы синхронизации 18 (Тузов Г.И. и др., стр. 126), а второй выход - со входом информационного частотного демодулятора 17. Первые входы М корреляционных декодеров 19 соединены с выходом информационного частотного демодулятора 17, а вторые входы - с выходами М формирователей полярного кода приемника 20, входы которых соединены с выходами М схем ИЛИ приемника 22, входы которых соединены с выходами М×n ключевых схем И приемника 23 так, что входы первой схемы ИЛИ приемника 22 соединены с выходами первых по порядку в каждом блоке ключевых схем И приемника 23 - И1 1, И2 2, И3 3, …, ИМ n, входы второй схемы ИЛИ приемника 22 соединены с выходами вторых по порядку в каждом блоке ключевых схем И приемника 23 - И2 1, И3 2, И4 3, …, И1 n, входы М-й схемы ИЛИ приемника 22 соединены с выходами М-х по порядку в каждом блоке ключевых схем И приемника 23 - ИМ 1, И1 2, И2 3, …, ИМ-1 n, то есть в каждом из n блоков, содержащих М ключевых схем И приемника 23, эти ключевые схемы И приемника 23 управляются сдвинутыми относительно предыдущего блока сигналами на один такт циклически. Первые входы М×n ключевых схем И приемника 23 соединены с выходами двоичного дешифратора приемника 26 так, что первые входы М ключевых схем И приемника 23 в первом блоке соединены с первым выходом двоичного дешифратора приемника 26, первые входы М ключевых схем И приемника 23 во втором блоке соединены со вторым выходом двоичного дешифратора приемника 26, первые входы М ключевых схем И приемника 23 в n-м блоке соединены с n-м выходом двоичного дешифратора приемника 26. Входы двоичного дешифратора приемника 26 соединены с выходами генератора n=М-разрядной псевдослучайной последовательности приемника 25, вход которого соединен с выходом системы синхронизации 18. Вторые входы М×n ключевых схем И приемника 23 соединены с выходами формирователя ортогональных двоичных М-разрядных последовательностей приемника 24 так, что в каждом блоке вторые входы ключевых схем И1 1, И1 2, И1 3, …, И1 n приемника 23 соединены с первым выходом формирователя ортогональных двоичных последовательностей приемника 24, в каждом блоке вторые входы ключевых схем И2 1, И2 2, И2 3, …, И2 n приемника 23 соединены со вторым выходом формирователя ортогональных двоичных последовательностей приемника 24, в каждом блоке вторые входы ключевых схем ИМ 1, ИМ 2, ИМ 3, …, ИМ n приемника 23 соединены с М-м выходом формирователя ортогональных двоичных последовательностей приемника 24. Вход формирователя ортогональных двоичных последовательностей приемника 24 и вход регистра сдвига приемника 21 соединен с выходом системы синхронизации 18. Выходы М корреляционных декодеров 19 соединены с входами регистра сдвига приемника 21, выход которого последовательным двоичным кодом соединен с получателем данных.In this case, on the transmitting side, the first input of the shift register of the transmitter 1 is connected to the output of the binary data source in serial code, and the second input is connected to the output of the clock pulse generator 12, the first inputs of the M adders modulo two 2 are connected to the outputs of the shift register of the transmitter 1, and the second inputs are connected to the outputs of the M OR circuits of the transmitter 3, the M inputs of which are connected to the outputs of the M×n key AND circuits of the transmitter 4 so that the inputs of the first OR circuit of the transmitter 3 are connected to the outputs of the first in order in each block of the key AND circuits of the transmitter 4 - AND 1 1 , AND 2 2 , AND 3 3 , …, AND M n , the inputs of the second OR circuit of the transmitter 3 are connected to the outputs of the second in order in each block of the key AND circuits of the transmitter 4 - AND 2 1 , AND 3 2 , AND 4 3 …, AND 1 n , the inputs of the M-th OR circuit of the transmitter 3 are connected to the outputs of the M-th in order in each block of the key circuits AND of the transmitter 4 - AND M 1 , AND 1 2 , AND 2 3 , …, AND M-1 n , that is, in each of the n blocks containing M key circuits AND of the transmitter 4, these key circuits AND of the transmitter 4 are controlled cyclically by signals shifted relative to the previous block by one clock cycle. The outputs of the modulo two adders 2 are connected to the inputs of M polar code formers 6, the outputs of which are connected to the inputs of the adder 7, the output of which is connected to the first input of the frequency modulator 8, the second input of which is connected to the output of the carrier oscillation generator 9, and the output of the frequency modulator 8 is connected to the first input of the phase keyer 10, the second input of which is connected to the output of the n=M-bit pseudo-random sequence generator of the first transmitter 11, the input of which is connected to the output of the clock pulse generator 12. The first inputs of the M×n key AND circuits of the transmitter 4 are connected to the outputs of the binary decoder of the transmitter 14 so that the first inputs of the M key AND circuits of the transmitter 4 in the first block are connected to the first output of the binary decoder of the transmitter 14, the first inputs of the M key AND circuits of the transmitter 4 in the second block are connected to the second output of the binary decoder transmitter 14, the first M inputs of the key circuits AND of the transmitter 4 in the n-th block are connected to the n-th output of the binary decoder of the transmitter 14. The inputs of the binary decoder of the transmitter 14 are connected to the outputs of the generator of an n=M-bit pseudo-random sequence of the second transmitter 13, the input of which is connected to the output of the clock pulse generator 12. The second M×n inputs of the key circuits AND of the transmitter 4 are connected to the outputs of the generator of orthogonal binary M-bit sequences 5 so that in each block the second inputs of the key circuits AND 1 1 , AND 1 2 , AND 1 3 , …, AND 1 n of the transmitter 4 are connected to the first output of the generator of orthogonal binary sequences 5, in each block the second inputs of the key circuits AND 2 1 , AND 2 2 , And 2 3 , …, And 2 n of the transmitter 4 are connected to the second output of the orthogonal binary sequence generator 5, in each block the second inputs of the key circuits And M 1 , And M 2 , And M 3 , …, And M n of the transmitter 4 are connected to the M-th output of the orthogonal binary sequence generator 5. The input of the orthogonal binary sequence generator 5 is connected to the output of the clock pulse generator 12. The output of the phase manipulator 10 is connected to the input of the radio link 15. On the receiving side, the output of the radio link 15 is connected to the input of the communication entry unit 16, consisting of a radio frequency bandpass amplifier, a phase-locked loop system and a delay tracking system, the first output of which is connected to the input of the synchronization system 18 (Tuzov G.I. and others, p. 126), and the second output - with the input of the information frequency demodulator 17. The first inputs of the M correlation decoders 19 are connected to the output of the information frequency demodulator 17, and the second inputs - with the outputs of the M polar code formers of the receiver 20, the inputs of which are connected to the outputs of the M OR circuits of the receiver 22, the inputs of which are connected to the outputs of the M×n key circuits AND of the receiver 23 so that the inputs of the first OR circuit of the receiver 22 are connected to the outputs of the first in order in each block of the key circuits AND of the receiver 23 - AND 1 1 , AND 2 2 , AND 3 3 , …, AND M n , the inputs of the second OR circuit of the receiver 22 are connected to the outputs of the second in order in each block of the key circuits AND of the receiver 23 - AND 2 1 , AND 3 2 , AND 4 3 , …, AND 1 n , the inputs of the M-th OR circuit of the receiver 22 are connected to the outputs of the M-th in order in each block of the key circuits AND of the receiver 23 - AND M 1 , AND 1 2 , AND 2 3 , …, AND M-1 n , that is, in each of the n blocks containing M key circuits AND of the receiver 23, these key circuits AND of the receiver 23 are controlled cyclically by signals shifted relative to the previous block by one clock cycle. The first inputs of the M×n key circuits of the AND receiver 23 are connected to the outputs of the binary decoder of the receiver 26 so that the first inputs of the M key circuits of the AND receiver 23 in the first block are connected to the first output of the binary decoder of the receiver 26, the first inputs of the M key circuits of the AND receiver 23 in the second block are connected to the second output of the binary decoder of the receiver 26, the first inputs of the M key circuits of the AND receiver 23 in the n-th block are connected to the n-th output of the binary decoder of the receiver 26. The inputs of the binary decoder of the receiver 26 are connected to the outputs of the generator of the n=M-bit pseudo-random sequence of the receiver 25, the input of which is connected to the output of the synchronization system 18. The second inputs of the M×n key circuits of the AND receiver 23 are connected to the outputs of the generator of orthogonal binary M-bit sequences of the receiver 24 so that in each block the second inputs of the key circuits AND 1 1 , AND 1 2 , AND 1 3 , ..., AND 1 n of the receiver 23 are connected to the first output of the orthogonal binary sequence generator of the receiver 24, in each block the second inputs of the key circuits AND 2 1 , AND 2 2 , AND 2 3 , ..., AND 2 n of the receiver 23 are connected to the second output of the orthogonal binary sequence generator of the receiver 24, in each block the second inputs of the key circuits AND M 1 , AND M 2 , AND M 3 , ..., AND M n of the receiver 23 are connected to the M-th output of the orthogonal binary sequence generator of the receiver 24. The input of the orthogonal binary sequence generator of the receiver 24 and the input of the shift register of the receiver 21 are connected to the output synchronization systems 18. The outputs of the M correlation decoders 19 are connected to the inputs of the receiver shift register 21, the output of which is connected to the data receiver via serial binary code.

Предлагаемая система передачи данных с кодовым уплотнением и стеганографической защитой сообщений работает следующим образом. На передающей стороне данные от источника сообщений в последовательном двоичном коде поступают на вход регистра сдвига передатчика 1, который имеет М разрядов. По заполнении всех М разрядов регистра сдвига передатчика 1 на его выходе образуется М-разрядный параллельный двоичный код, символы которого поступают на первые входы сумматоров по модулю два 2. Каждому биту этого кода ставится в соответствие свой ключевой сигнал от формирователя ортогональных двоичных М-разрядных последовательностей Walt{t) 5, переключаемый по закону генератора n=М-разрядной псевдослучайной последовательности передатчика второго 13 через двоичный дешифратор передатчика 14, который через ключевые схемы И передатчика 4 и схемы ИЛИ передатчика 3 по каждому импульсу от генератора тактовых импульсов 12 поступает на вторые входы сумматоров по модулю два 2. Число ключевых сигналов при этом равно n=М. Таким образом, сигнал на выходе сумматоров по модулю два 2 будет определяться информационным битом от регистра сдвига передатчика 1 и сменяемым в каждом цикле ключевым сигналом по следующему принципу:The proposed data transmission system with code compression and steganographic message protection operates as follows. On the transmitting side, data from the message source in serial binary code arrive at the input of the transmitter shift register 1, which has M digits. After filling all M bits of the shift register of transmitter 1, an M-bit parallel binary code is formed at its output, the symbols of which are fed to the first inputs of the adders modulo two 2. Each bit of this code is assigned its own key signal from the generator of orthogonal binary M-bit sequences Walt(t) 5, switched according to the law of the generator of the n=M-bit pseudo-random sequence of the second transmitter 13 through the binary decoder of the transmitter 14, which through the key circuits AND of the transmitter 4 and the OR circuit of the transmitter 3 for each pulse from the clock pulse generator 12 is fed to the second inputs of the adders modulo two 2. The number of key signals in this case is equal to n=M. Thus, the signal at the output of the adders modulo two 2 will be determined by the information bit from the shift register of transmitter 1 and the key signal changed in each cycle according to the following principle:

- при поступлении единичного символа с выхода регистра сдвига передатчика 1 на выходе сумматора по модулю два 2 формируется инверсная последовательность ;- when a single symbol is received from the output of the transmitter shift register 1, an inverse sequence is formed at the output of the modulo two adder 2 ;

- при поступлении нулевого символа с выхода регистра сдвига передатчика 1 на выходе сумматора по модулю два 2 формируется ортогональная последовательность двоичных символов Wali(t) в неизменном виде.- when a zero symbol is received from the output of the transmitter shift register 1, an orthogonal sequence of binary symbols Wal i (t) is formed unchanged at the output of the modulo two adder 2.

Двоичные символы с выходов сумматоров по модулю два 2 поступают на вход формирователя полярного кода 6, который преобразует унитарный двоичный код {1;0} в полярный код вида {1;-1}. Суммирующее устройство 7 осуществляет алгебраическое линейное сложение полярных импульсов, в результате на его выходе формируется безызбыточный многоуровневый групповой сигнал, который переносит М бит данных.Binary symbols from the outputs of the adders modulo two 2 are fed to the input of the polar code generator 6, which converts the unitary binary code {1;0} into a polar code of the form {1;-1}. The adder 7 carries out algebraic linear addition of polar pulses, as a result of which a non-redundant multi-level group signal is formed at its output, which carries M bits of data.

Частотный модулятора 8 переносит спектр группового сигнала в область несущей радиочастоты ω0, формируемой генератором несущего колебания Umsinω0t 9. Далее модулированный радиосигнал поступает на вход фазового манипулятора 10, где происходит рандомизация сигнала методом псевдослучайной перестройки фазы сигнала несущей частоты с помощью генератора n=М-разрядной псевдослучайной последовательности передатчика первого 11.The frequency modulator 8 transfers the spectrum of the group signal to the region of the carrier radio frequency ω 0 , formed by the generator of the carrier oscillation U m sinω 0 t 9. Then the modulated radio signal enters the input of the phase manipulator 10, where the signal is randomized by the method of pseudo-random restructuring of the phase of the carrier frequency signal using the generator of the n=M-bit pseudo-random sequence of the first transmitter 11.

Сигнал с выхода фазового манипулятора 10 по радиолинии 15 поступает на вход радиоприемника и представляет аддитивную смесь белого гауссовского шума и имитирующей помехи, которая создается средствами радио- и радиотехнической разведки злоумышленника.The signal from the output of the phase manipulator 10 via the radio line 15 is fed to the input of the radio receiver and represents an additive mixture of white Gaussian noise and simulating interference, which is created by the intruder’s radio and radio-technical reconnaissance means.

На приемной стороне блок вхождения в связь 16 восстанавливает исходный сигнал с частотной модуляцией и осуществляет синхронизацию по частоте и определение задержки псевдослучайной последовательности по времени, управляя системой синхронизации 18. Информационный частотный демодулятор 17 выделяет на своем выходе принятый с возможными искажениями групповой сигнал и подает его на первые входы корреляционных декодеров 19, на вторые входы которых через формирователи полярного кода приемника 20, ключевые схемы И приемника 23 и схемы ИЛИ приемника 22 поступают ключевые сигналы от формирователя ортогональных двоичных М-разрядных последовательностей Wali(t) приемника 24, переключаемые по закону генератора n=М-разрядной псевдослучайной последовательности приемника 25 через двоичный дешифратор приемника 26 по каждому импульсу от системы синхронизации 18. Принцип формирования ключевых последовательностей на приемной стороне не отличается от принципа их формирования на передающей стороне. На выходах корреляционных декодеров 19 формируются двоичные символы сообщения в параллельном коде, которые с помощью регистра сдвига приемника 21 преобразуются в последовательный двоичный код для получателя данных.On the receiving side, the communication entry unit 16 restores the original signal with frequency modulation and performs frequency synchronization and determination of the delay of the pseudo-random sequence in time, controlling the synchronization system 18. The information frequency demodulator 17 selects at its output the group signal received with possible distortions and feeds it to the first inputs of the correlation decoders 19, to the second inputs of which, through the polar code formers of the receiver 20, the key circuits AND of the receiver 23 and the OR circuit of the receiver 22, the key signals from the former of the orthogonal binary M-bit sequences Wal i (t) of the receiver 24 are fed, switched according to the law of the generator of the n=M-bit pseudo-random sequence of the receiver 25 through the binary decoder of the receiver 26 for each pulse from the synchronization system 18. The principle of forming the key sequences on the receiving side does not differ from the principle of their formation on the transmitting side. At the outputs of correlation decoders 19, binary symbols of the message are formed in parallel code, which are converted into serial binary code for the data recipient using the receiver shift register 21.

Техническая реализация введенных блоков общеизвестна и описана в известной научной литературе (Скляр, Бернард. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр: Пер. с англ. - М.: Издательский дом «Вильяме», 2007. - 1164 с., Тузов Г.И. и др. Помехозащищенность радиосистем со сложными сигналами - М.: Радио и связь, 1985. - 264 с., патент RU 2714606С2, 2020 г.).The technical implementation of the introduced blocks is well known and described in well-known scientific literature (Sklyar, Bernard. Digital communications. Theoretical foundations and practical application. 2nd ed., corrected: Trans. from English. - M .: Publishing house "Williams", 2007. - 1164 p., Tuzov G.I. et al. Noise immunity of radio systems with complex signals - M .: Radio and communication, 1985. - 264 p., patent RU 2714606C2, 2020).

Достигнутый заявленный технический результат, а именно - повышение помехоустойчивости системы радиосвязи и имитозащищенности информационного обмена на уровне «совершенно секретной» системы с внедрением аутентификационных меток в виде ортогональных двоичных последовательностей Уолша-Адамара (уменьшение вероятности случайного угадывания ключевых сигналов на выходе регистра сдвига приемника 21) получен за счет когерентного приема сигнала в целом на длине M-разрядных ортогональных кодовых комбинаций и одновременного использования n=М равновероятных ключевых сигналов, переключаемых по закону псевдослучайной последовательности.The achieved declared technical result, namely - an increase in the noise immunity of the radio communication system and the imitation protection of information exchange at the level of a "top secret" system with the introduction of authentication marks in the form of orthogonal binary Walsh-Hadamard sequences (a decrease in the probability of randomly guessing key signals at the output of the shift register of the receiver 21) is obtained due to the coherent reception of the signal as a whole over the length of M-bit orthogonal code combinations and the simultaneous use of n=M equally probable key signals, switched according to the law of a pseudo-random sequence.

Известно (Скляр, Бернард. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр: Пер. с англ. - М.: Издательский дом «Вильяме», 2007. - 1164 с., Электросвязь, №7, 2018 г.), что имитозащищенность стегосистемы с аутентификационной меткой определяется ее стойкостью к подделке злоумышленником. Предположим, что злоумышленник знает о наличии алгоритма внедрения аутентификационной метки, но не знает структуры ключевых сигналов. Естественно, в этом случае он должен осуществлять перебор различных вариантов аутентификационной метки и имитозащищенность стегосистемы будет определяться вероятностью случайного угадывания с одной попытки структуры ключевых сигналов.It is known (Sklyar, Bernard. Digital Communications. Theoretical Foundations and Practical Application. 2nd ed., corrected: Translated from English. - M.: Williams Publishing House, 2007. - 1164 p., Electrosvyaz, No. 7, 2018) that the imitation security of a stegosystem with an authentication tag is determined by its resistance to counterfeiting by an intruder. Let us assume that the intruder knows about the existence of an algorithm for embedding an authentication tag, but does not know the structure of the key signals. Naturally, in this case, he must enumerate various options for the authentication tag, and the imitation security of the stegosystem will be determined by the probability of randomly guessing the structure of the key signals in one attempt.

Пусть длина аутентификационной меткой равна М=128 бит. Тогда вероятность случайного угадывания структуры одного двоичного ключевого сигнала равнаLet the length of the authentication tag be M=128 bits. Then the probability of randomly guessing the structure of one binary key signal is

Если стегосистема одновременно использует n-М равновероятных ключевых сигналов, то вероятность случайного угадывания всех ключевых сигналов равнаIf a stegosystem simultaneously uses n-M equally probable key signals, then the probability of randomly guessing all key signals is equal to

При действии имитирующих и других помех в радиоканале передачи каждый символ многоуровневого группового сигнала искажается. Допустим, произошло k угадываний символов многоуровневого группового сигнала. Тогда, согласно формулы Вернули (Скляр, Бернард. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр: Пер. с англ. - М: Издательский дом «Вильямс», 2007. - 1164 с.), вероятность случайного угадывания всех n=М ключевых сигналов в схеме, представленной на фиг. 1, равнаWhen exposed to simulating and other interference in the radio transmission channel, each symbol of the multi-level group signal is distorted. Let us assume that k guesses of symbols of the multi-level group signal have occurred. Then, according to the formula of Vernuli (Sklyar, Bernard. Digital Communications. Theoretical Foundations and Practical Application. 2nd ed., corrected: Trans. from English. - M: Williams Publishing House, 2007. - 1164 p.), the probability of randomly guessing all n=M key signals in the circuit shown in Fig. 1 is equal to

Анализ выражения для вероятности Pk позволяет сделать следующие выводы:Analysis of the expression for the probability P k allows us to draw the following conclusions:

- с увеличением длины М (и количества n) ключевых сигналов имитостойкость стегосистемы существенно увеличивается (вероятность уменьшается) при k=const. Например, при М=16, k=4 вероятность Pk=1,475⋅10-3; при М=32, k=4 значение Pk=9,313⋅10-11;- with an increase in the length M (and the number n) of key signals, the stegosystem's imitation resistance increases significantly (the probability decreases) at k=const. For example, at M=16, k=4, the probability P k =1.475⋅10 -3 ; at M=32, k=4, the value P k =9.313⋅10 -11 ;

- с увеличением числа правильных угадываний k при n=const имитостойкость стегосистемы снижается (вероятность Pk увеличивается). Например, при M=32=const, k=2 значение Pk=1,517⋅10-14, если k=4 значение Pk=9,313⋅10-11; при M=128=const, k=34 значение Pk=2,954⋅10-15, если k=36 значение Pk=1,553⋅10-13;- with an increase in the number of correct guesses k for n=const, the imitation resistance of the stegosystem decreases (the probability P k increases). For example, for M=32=const, k=2, the value of Pk=1.517⋅10 -14 , if k=4, the value of Pk=9.313⋅10 -11 ; for M=128=const, k=34, the value of Pk=2.954⋅10 -15 , if k=36, the value of Pk=1.553⋅10 -13 ;

- выгодно увеличивать длину (и количество) ключевых сигналов n, например, для М=32 случайное угадывание только двух позиций (k=2) дает вероятность правильного угадывания ключевой системы Pk=1,517⋅10-14, то для М=128 требуется угадать уже k=35 позиций при той же вероятности (Pk=2,225⋅10-14) правильного угадывания используемой системы ключей.- it is advantageous to increase the length (and number) of key signals n, for example, for M=32, random guessing of only two positions (k=2) gives the probability of correctly guessing the key system Pk=1.517⋅10 -14 , then for M=128, it is required to guess k=35 positions with the same probability (Pk=2.225⋅10 -14 ) of correctly guessing the key system used.

Помехоустойчивость (вероятность битовой ошибки) в условиях воздействия гармонической помехи, имитирующей полезный сигнал, равна (Борисов В.И. и др. Помехозащищенность систем радиосвязи с расширением спектра сигналов модуляцией несущей псевдослучайной последовательностью - М.: РадиоСофт, 2011. - 548 с.)Noise immunity (bit error probability) under conditions of harmonic interference simulating a useful signal is equal to (Borisov V.I. et al. Noise immunity of radio communication systems with signal spectrum expansion by modulating a carrier with a pseudo-random sequence - M.: RadioSoft, 2011. - 548 p.)

где РП - мощность помехи на входе приемника, РС - мощность сигнала на входе приемника, - отношение спектральной плотности мощности сигнала к спектральной плотности мощности помехи на бит.where Р П is the interference power at the receiver input, Р С is the signal power at the receiver input, - the ratio of the spectral power density of the signal to the spectral power density of the interference per bit.

Численные оценки вероятности битовой ошибки Pb в зависимости от для n=М=128 и представлены в таблице на фиг. 2.Numerical estimates of the bit error probability P b depending on for n=M=128 and are presented in the table in Fig. 2.

Предлагаемая система передачи данных с кодовым уплотнением и стеганографической защитой сообщений, реализующая когерентный прием в целом на длине ортогональной последовательности (М=128), по сравнению с прототипом позволяет уменьшить битовое отношение сигнал/шум при Pb=const в 4 раза (6 дБ), отношение помеха сигнал при этом .The proposed data transmission system with code compression and steganographic protection of messages, implementing coherent reception as a whole over the length of an orthogonal sequence (M=128), in comparison with the prototype, allows to reduce the bit signal-to-noise ratio at P b = const by 4 times (6 dB), the signal-to-noise ratio is .

Claims (1)

Система передачи данных с кодовым уплотнением и стеганографической защитой сообщений, состоящая из регистра сдвига передатчика, вход которого соединен с выходом источника двоичных данных в последовательном коде, М сумматоров по модулю два, первые входы которых соединены с выходами регистра сдвига передатчика, формирователя ортогональных двоичных последовательностей, М формирователей полярного кода, входы которых соединены с выходами сумматоров по модулю два, суммирующего устройства, входы которого соединены с выходами М формирователей полярного кода, генератора несущего колебания, М корреляционных декодеров, регистра сдвига приемника, входы которого соединены с выходами корреляционных декодеров, отличающаяся тем, что в нее введены М схем ИЛИ передатчика, М×n ключевых схем И передатчика, частотный модулятор, фазовый манипулятор, генератор n=М-разрядной псевдослучайной последовательности передатчика первый, генератор тактовых импульсов, генератор n=М-разрядной псевдослучайной последовательности передатчика второй, двоичный дешифратор передатчика, блок вхождения в связь, состоящий из полосового усилителя радиочастоты, системы фазовой автоподстройки частоты и системы слежения за задержкой, информационный частотный демодулятор, система синхронизации, формирователь ортогональных двоичных последовательностей приемника, М формирователей полярного кода приемника, М схем ИЛИ приемника, М×n ключевых схем И приемника, генератор n=М-разрядной псевдослучайной последовательности приемника, двоичный дешифратор приемника, причем второй вход регистра сдвига передатчика соединен с выходом генератора тактовых импульсов, вторые входы М сумматоров по модулю два соединены с выходами М схем ИЛИ передатчика, М входов которых соединены с выходами М×n ключевых схем И передатчика так, что входы первой схемы ИЛИ передатчика соединены с выходами первых по порядку в каждом блоке ключевых схем И передатчика - И1 1, И2 2, И3 3, …, ИМ n, входы второй схемы ИЛИ передатчика соединены с выходами вторых по порядку в каждом блоке ключевых схем И передатчика - И2 1, И3 2, И4 3, …, И1 n, входы М-й схемы ИЛИ передатчика соединены с выходами третьих по порядку в каждом блоке ключевых схем И передатчика - ИМ 1, И1 2, И2 3, …, ИМ-1 n, то есть в каждом из n блоков, содержащих М ключевых схем И передатчика, эти ключевые схемы И передатчика управляются сдвинутыми относительно предыдущего блока сигналами на один такт циклически, первый вход частотного модулятора соединен с выходом суммирующего устройства, а второй вход - с выходом генератора несущего колебания, первый вход фазового манипулятора соединен с выходом частотного модулятора, а второй вход - с выходом генератора n=М-разрядной псевдослучайной последовательности передатчика первого, вход которого соединен с выходом генератора тактовых импульсов, первые входы М×n ключевых схем И передатчика соединены с выходами двоичного дешифратора передатчика так, что первые входы М ключевых схем И передатчика в первом блоке соединены с первым выходом двоичного дешифратора передатчика, первые входы М ключевых схем И передатчика во втором блоке соединены со вторым выходом двоичного дешифратора передатчика, первые входы М ключевых схем И передатчика в n-м блоке соединены с n-м выходом двоичного дешифратора передатчика, входы двоичного дешифратора передатчика соединены с выходами генератора n=М-разрядной псевдослучайной последовательности передатчика второго, вход которого соединен с выходом генератора тактовых импульсов, вторые входы М×n ключевых схем И передатчика соединены с выходами формирователя ортогональных двоичных последовательностей так, что в каждом блоке вторые входы ключевых схем И1 1, И1 2, И1 3, …, И1 n передатчика соединены с первым выходом формирователя ортогональных двоичных последовательностей, в каждом блоке вторые входы ключевых схем И2 1, И2 2, И2 3, …, И2 n передатчика соединены со вторым выходом формирователя ортогональных двоичных последовательностей, в каждом блоке вторые входы ключевых схем ИМ 1, ИМ 2, ИМ 3, …, ИМ n передатчика соединены с М-м выходом формирователя ортогональных двоичных последовательностей, вход формирователя ортогональных двоичных последовательностей соединен с выходом генератора тактовых импульсов, выход фазового манипулятора соединен с входом радиолинии, выход которой соединен с входом блока вхождения в связь, первый выход которого соединен с входом системы синхронизации, а второй выход - со входом информационного частотного демодулятора, первые входы М корреляционных декодеров соединены с выходом информационного частотного демодулятора, а вторые входы - с выходами М формирователей полярного кода приемника, входы которых соединены с выходами М схем ИЛИ приемника, входы которых соединены с выходами М×n ключевых схем И приемника так, что входы первой схемы ИЛИ приемника соединены с выходами первых по порядку в каждом блоке ключевых схем И приемника - И1 1, И2 2, И3 3, …, ИМ n, входы второй схемы ИЛИ приемника соединены с выходами вторых по порядку в каждом блоке ключевых схем И приемника - И2 1, И3 2, И4 3, …, И1 n, входы М-й схемы ИЛИ приемника соединены с выходами М-х по порядку в каждом блоке ключевых схем И приемника - ИМ 1, И1 2, И2 3, …, ИМ-1 n, то есть в каждом из n блоков, содержащих М ключевых схем И приемника, эти ключевые схемы И приемника управляются сдвинутыми относительно предыдущего блока сигналами на один такт циклически, первые входы М×n ключевых схем И приемника соединены с выходами двоичного дешифратора приемника так, что первые входы М ключевых схем И приемника в первом блоке соединены с первым выходом двоичного дешифратора приемника, первые входы М ключевых схем И приемника во втором блоке соединены со вторым выходом двоичного дешифратора приемника, первые входы М ключевых схем И приемника в n-м блоке соединены с n-м выходом двоичного дешифратора приемника, входы двоичного дешифратора приемника соединены с выходами генератора n=М-разрядной псевдослучайной последовательности приемника, вход которого соединен с выходом системы синхронизации, вторые входы М×n ключевых схем И приемника соединены с выходами формирователя ортогональных двоичных последовательностей приемника так, что в каждом блоке вторые входы ключевых схем И1 2, И1 2, И1 3, …, И1 n приемника соединены с первым выходом формирователя ортогональных двоичных последовательностей приемника, в каждом блоке вторые входы ключевых схем И2 1, И2 2, И2 3, …, И2 n приемника соединены со вторым выходом формирователя ортогональных двоичных последовательностей приемника, в каждом блоке вторые входы ключевых схем ИМ 1, ИМ 2, ИМ 3, …, ИМ n приемника соединены с М-м выходом формирователя ортогональных двоичных последовательностей приемника, вход формирователя ортогональных двоичных последовательностей приемника и вход регистра сдвига приемника соединены с выходом системы синхронизации, выход регистра сдвига приемника последовательным двоичным кодом соединен с получателем данных.A data transmission system with code compression and steganographic message protection, consisting of a transmitter shift register, the input of which is connected to the output of a binary data source in a serial code, M adders modulo two, the first inputs of which are connected to the outputs of the transmitter shift register, an orthogonal binary sequence generator, M polar code formers, the inputs of which are connected to the outputs of the modulo two adders, a summing device, the inputs of which are connected to the outputs of the M polar code formers, a carrier oscillation generator, M correlation decoders, a receiver shift register, the inputs of which are connected to the outputs of the correlation decoders, characterized in that M transmitter OR circuits, M×n transmitter AND key circuits, a frequency modulator, a phase keyer, a first transmitter n=M-bit pseudo-random sequence generator, a clock pulse generator, a n=M-bit pseudo-random sequence of the transmitter, the second, binary decoder of the transmitter, the link entry unit consisting of a radio frequency bandpass amplifier, a phase-locked loop system and a delay tracking system, an information frequency demodulator, a synchronization system, a former of orthogonal binary sequences of the receiver, M formers of the polar code of the receiver, M OR circuits of the receiver, M×n key circuits of the AND receiver, a generator of n=M-bit pseudo-random sequence of the receiver, a binary decoder of the receiver, wherein the second input of the shift register of the transmitter is connected to the output of the clock pulse generator, the second inputs of the M adders modulo two are connected to the outputs of the M OR circuits of the transmitter, the M inputs of which are connected to the outputs of the M×n key circuits of the AND transmitter so that the inputs of the first OR circuit of the transmitter are connected to the outputs of the first in order in each block of key circuits of the AND of the transmitter - AND 1 1 , AND 2 2 , AND 3 3 , …, AND M n , the inputs of the second OR circuit of the transmitter are connected to the outputs of the second in order in each block of the key circuits AND of the transmitter - AND 2 1 , AND 3 2 , AND 4 3 , …, AND 1 n , the inputs of the M-th OR circuit of the transmitter are connected to the outputs of the third in order in each block of the key circuits AND of the transmitter - AND M 1 , AND 1 2 , AND 2 3 , …, AND M-1 n , that is, in each of the n blocks containing M key circuits AND of the transmitter, these key circuits AND of the transmitter are cyclically controlled by signals shifted relative to the previous block by one clock cycle, the first input of the frequency modulator is connected to the output of the adder, and the second input - to the output of the carrier oscillation generator, the first input of the phase keyer is connected to the output of the frequency modulator, and the second input - with the output of the generator of an n=M-bit pseudo-random sequence of the first transmitter, the input of which is connected to the output of the clock pulse generator, the first inputs of the M×n key circuits of the AND transmitter are connected to the outputs of the binary decoder of the transmitter so that the first inputs of the M key circuits of the AND transmitter in the first block are connected to the first output of the binary decoder of the transmitter, the first inputs of the M key circuits of the AND transmitter in the second block are connected to the second output of the binary decoder of the transmitter, the first inputs of the M key circuits of the AND transmitter in the n-th block are connected to the n-th output of the binary decoder of the transmitter, the inputs of the binary decoder of the transmitter are connected to the outputs of the generator of an n=M-bit pseudo-random sequence of the second transmitter, the input of which is connected to the output of the clock pulse generator, the second inputs of the M×n key circuits of the AND transmitter are connected to the outputs of the orthogonal binary sequences so that in each block the second inputs of the key circuits AND 1 1 , AND 1 2 , AND 1 3 , …, AND 1 n of the transmitter are connected to the first output of the orthogonal binary sequence generator, in each block the second inputs of the key circuits AND 2 1 , AND 2 2 , AND 2 3 , …, AND 2 n of the transmitter are connected to the second output of the orthogonal binary sequence generator, in each block the second inputs of the key circuits AND M 1 , AND M 2 , AND M 3 , …, AND M n of the transmitter are connected to the M-th output of the orthogonal binary sequence generator, the input of the orthogonal binary sequence generator is connected to the output of the clock pulse generator, the output of the phase keyer is connected to the input of the radio line, the output of which is connected to the input of the input block into communication, the first output of which is connected to the input of the synchronization system, and the second output - to the input of the information frequency demodulator, the first inputs of the M correlation decoders are connected to the output of the information frequency demodulator, and the second inputs - to the outputs of the M polar code formers of the receiver, the inputs of which are connected to the outputs of the M OR circuits of the receiver, the inputs of which are connected to the outputs of the M×n key AND circuits of the receiver so that the inputs of the first OR circuit of the receiver are connected to the outputs of the first in order in each block of the key AND circuits of the receiver - AND 1 1 , AND 2 2 , AND 3 3 , …, AND M n , the inputs of the second OR circuit of the receiver are connected to the outputs of the second in order in each block of the key AND circuits of the receiver - AND 2 1 , AND 3 2 , AND 4 3 , …, AND 1 n , the inputs of the M-th OR circuit of the receiver are connected to the outputs of the M-x in order in each block of the key circuits of the AND receiver - AND M 1 , AND 1 2 , AND 2 3 , …, AND M-1 n , that is, in each of the n blocks containing M key circuits of the AND receiver, these key circuits of the AND receiver are controlled cyclically by signals shifted relative to the previous block by one clock cycle, the first inputs of the M×n key circuits of the AND receiver are connected to the outputs of the binary decoder of the receiver so that the first inputs of the M key circuits of the AND receiver in the first block are connected to the first output of the binary decoder of the receiver, the first inputs of the M key circuits of the AND receiver in the second block are connected to the second output of the binary decoder of the receiver, the first inputs of the M key circuits of the AND receiver in the n-th block are connected to the n-th output of the binary decoder of the receiver, the inputs of the binary decoder of the receiver are connected to the outputs of the generator of an n=M-bit pseudo-random sequence of the receiver, the input of which is connected to the output of the synchronization system, the second inputs of the M×n key circuits AND of the receiver are connected to the outputs of the orthogonal binary sequence generator of the receiver so that in each block the second inputs of the key circuits AND 1 2 , AND 1 2 , AND 1 3 , …, AND 1 n of the receiver are connected to the first output of the orthogonal binary sequence generator of the receiver, in each block the second inputs of the key circuits AND 2 1 , AND 2 2 , AND 2 3 , …, AND 2 n of the receiver are connected to the second output of the orthogonal binary sequence generator of the receiver, in each block the second inputs of the key circuits AND M 1 , AND M 2 , AND M 3 , …, AND M n of the receiver are connected to the M-th output of the orthogonal binary sequence generator of the receiver, the input of the orthogonal binary sequence generator of the receiver and the input of the receiver shift register is connected to the output of the synchronization system, the output of the receiver shift register is serially connected to the data receiver.
RU2022123171A 2022-08-29 Data transmission system with code multiplexing and steganographic protection of messages RU2826448C2 (en)

Publications (2)

Publication Number Publication Date
RU2022123171A RU2022123171A (en) 2024-02-29
RU2826448C2 true RU2826448C2 (en) 2024-09-11

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2214683C2 (en) * 1999-02-13 2003-10-20 Самсунг Электроникс Ко., Лтд. Facility and method of distribution of orthogonal codes in code-division multiple access communication system displaying structure of channels with variable speed of transmission of data
US9294245B2 (en) * 2006-09-30 2016-03-22 Huawei Technologies Co., Ltd. Method and apparatus for sequence distributing and sequence processing in communication system
RU164498U1 (en) * 2015-09-30 2016-09-10 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации IMPORTANT CODING DEVICE
RU2714606C2 (en) * 2018-05-22 2020-02-18 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Data transmission system by orthogonal codes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2214683C2 (en) * 1999-02-13 2003-10-20 Самсунг Электроникс Ко., Лтд. Facility and method of distribution of orthogonal codes in code-division multiple access communication system displaying structure of channels with variable speed of transmission of data
US9294245B2 (en) * 2006-09-30 2016-03-22 Huawei Technologies Co., Ltd. Method and apparatus for sequence distributing and sequence processing in communication system
RU164498U1 (en) * 2015-09-30 2016-09-10 федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации IMPORTANT CODING DEVICE
RU2714606C2 (en) * 2018-05-22 2020-02-18 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ Военная академия Ракетных войск стратегического назначения имени Петра Великого МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Data transmission system by orthogonal codes

Similar Documents

Publication Publication Date Title
US5515396A (en) Method and apparatus for selecting a spreading code in a spectrum spread communication system
EP1021887B1 (en) Method and apparatus for generating a stream cipher
MX2007009064A (en) Generation of perfectly secret keys in wireless communication networks.
RU2000104115A (en) SYSTEM AND METHOD FOR COMMUNICATION WITH ORTHOGONAL BLOCK CODING
AU8501091A (en) Novel spread spectrum codec apparatus and method
JPH0522420B2 (en)
CN111934714B (en) Anti-interference communication method and device
KR100570595B1 (en) Apparatus for Generating Pseudo Random Numbers, and Related Methods
US5359627A (en) Channel codec apparatus and method utilizing flat codes
Ristenbatt Alternatives in digital communications
RU2826448C2 (en) Data transmission system with code multiplexing and steganographic protection of messages
US5546423A (en) Spread spectrum digital transmission system using low-frequency pseudorandom encoding of the wanted information and spectrum spreading and compression method used in a system of this kind
RU2609525C1 (en) Method of generating signals and transmitting information in radar identification system
RU2214678C1 (en) Process of noise-immune coding and decoding
RU2236086C2 (en) Device for receiving and transmitting phase-keyed code signals
RU2212105C1 (en) Method for digital data transmission in pseudorandom operating frequency control radio lines
RU2791224C1 (en) Noise-like signals generating method
RU2803622C1 (en) Method for packet data transmission with noise-like signals
RU2829900C1 (en) Method of expanding spectrum of signals
Perez-Neira Radio frequency coding
RU2228575C2 (en) Method for digital data transfer in pseudorandom operating frequency tuned link
RU2215370C1 (en) Method for transmitting digital information over radio link with pseudorandom operating frequency tuning
RU2829154C2 (en) System for transmitting data by orthogonal code sequences and two-stage phase synchronization
RU2769378C1 (en) Method for packet data transmission with noise-like signals
RU2205510C1 (en) Method for transmitting digital data over radio link using pseudorandom operating frequency control