RU2705516C1 - Semiconductor structure manufacturing method - Google Patents
Semiconductor structure manufacturing method Download PDFInfo
- Publication number
- RU2705516C1 RU2705516C1 RU2019107069A RU2019107069A RU2705516C1 RU 2705516 C1 RU2705516 C1 RU 2705516C1 RU 2019107069 A RU2019107069 A RU 2019107069A RU 2019107069 A RU2019107069 A RU 2019107069A RU 2705516 C1 RU2705516 C1 RU 2705516C1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- temperature
- defects
- substrate
- structures
- Prior art date
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
Description
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур с низкой плотностью дефектов.The invention relates to the field of production technology of semiconductor devices, in particular to a technology for the manufacture of semiconductor structures with a low density of defects.
Известен способ изготовления полупроводниковой структуры [Заявка 1246851 Япония, МКИ H01L 21/94] путем нанесения слоя SiO2 на поверхность основания из молибдена или кремниевой пластины; в первом случае для этой цели используют метод химического осаждения из газовой фазы, во- втором случае применяют метод термического окисления. Затем горизонтально расположенные кремниевую пластину и молибденовое основание, обращенные друг к другу слоем SiO2 приводят в контакт и склеивают. Последующей шлифовкой и полировкой кремниевой пластины с тыльной стороны добиваются получения поверхности требуемого класса обработки. В таких структурах при различных температурных режимах и в различных средах повышается дефектность структуры и ухудшаются электрические параметры приборов.A known method of manufacturing a semiconductor structure [Application 1246851 Japan, MKI H01L 21/94] by applying a layer of SiO 2 on the surface of the base of molybdenum or a silicon wafer; in the first case, the chemical vapor deposition method is used for this purpose; in the second case, the thermal oxidation method is used. Then, a horizontally located silicon wafer and a molybdenum base facing each other with a layer of SiO 2 are brought into contact and glued. Subsequent grinding and polishing of the silicon wafer from the back side achieve the surface of the required processing class. In such structures, at different temperature conditions and in different environments, the defectiveness of the structure increases and the electrical parameters of the devices deteriorate.
Известен способ изготовления полупроводниковой структуры [Патент 4962051 США, МКИ H01L 21/265] формированием промежуточного слоя легированного изоэлектронной примесью. Атомы изоэлектронной примеси имеют отличный ковалентный радиус от атомов материала подложки, в результате чего образуется большое количество дислокаций несоответствия на границе раздела слой/подложка. В дальнейшем проводится эпитаксиальное наращивание рабочего слоя полупроводника. При этом на границе раздела рабочий слой/слой легированный изоэлектронной примесью, также возникают дислокации несоответствия, расположенные в плоскости границы раздела.A known method of manufacturing a semiconductor structure [US Patent 4962051, MKI H01L 21/265] by forming an intermediate layer doped with an isoelectronic impurity. The atoms of the isoelectronic impurity have an excellent covalent radius from the atoms of the substrate material, resulting in a large number of misfit dislocations at the layer / substrate interface. Subsequently, epitaxial buildup of the semiconductor working layer is carried out. In this case, mismatch dislocations located in the plane of the interface also arise at the interface between the working layer / layer doped with an isoelectronic impurity.
Недостатками этого способа являются- высокая плотность дефектов, повышенные значения тока утечки и низкая технологичность.The disadvantages of this method are the high density of defects, increased values of leakage current and low manufacturability.
Задача, решаемая изобретением: снижение плотности дефектов, обеспечение технологичности, улучшение параметров структур, повышение качества и увеличение процента выхода годных.The problem solved by the invention: reducing the density of defects, ensuring manufacturability, improving the parameters of structures, improving quality and increasing the percentage of yield.
Задача решается формированием слоя нитрида алюминия толщиной 30-50 нм на сапфировой подложке методом реактивного ионно-плазменного распыления, при давлении (3-5)10-3 мм. рт.ст., температуре подложки 200-250°С, с последующим осаждением кремния со скоростью роста пленки 15 нм/с, при температуре 1000-1150°С, при расходе водорода и силана, соответственно, 15 л/мин и 50 мл/мин.The problem is solved by the formation of a layer of aluminum nitride with a thickness of 30-50 nm on a sapphire substrate by reactive ion-plasma spraying at a pressure of (3-5) 10 -3 mm. Hg, substrate temperature 200-250 ° C, followed by deposition of silicon with a film growth rate of 15 nm / s, at a temperature of 1000-1150 ° C, with a flow of hydrogen and silane, respectively, 15 l / min and 50 ml / min
Технология способа состоит в следующем: на сапфировой подложке формируют слой нитрида алюминия толщиной 30-50 нм методом реактивного ионно-плазменного распыления с использованием мишени из алюминия марки А-999 в плазме особо чистого (99.999) азота без добавления аргона, при давлении (3-5)10-3 мм рт.ст. и температуре подложки 200-250 С. Затем пиролитически осаждают слой кремния со скоростью роста пленки 15 нм/с, при температуре 1000-1150°С, при расходе водорода и силана, соответственно, 15 л/мин и 50 мл/мин.The technology of the method consists in the following: on a sapphire substrate an aluminum nitride layer of 30-50 nm thick is formed by reactive ion-plasma sputtering using an aluminum target of grade A-999 in a plasma of very pure (99.999) nitrogen without adding argon, at a pressure of (3- 5) 10 -3 mmHg and a substrate temperature of 200-250 C. Then, a silicon layer is pyrolytically deposited with a film growth rate of 15 nm / s, at a temperature of 1000-1150 ° C, with a flow rate of hydrogen and silane, respectively, 15 l / min and 50 ml / min.
По предлагаемому способу были изготовлены и исследованы полупроводниковые структуры. Результаты обработки представлены в таблице.According to the proposed method, semiconductor structures were manufactured and investigated. The processing results are presented in the table.
Экспериментальные исследования показали, что выход годных структур на партии пластин, сформированных в оптимальном режиме, увеличился на 14,8%.Experimental studies have shown that the yield of suitable structures on a batch of plates formed in the optimal mode increased by 14.8%.
Технический результат: снижение плотности дефектов, обеспечение технологичности, улучшение параметров структур, повышение качества и увеличения процента выхода годных.Effect: reducing the density of defects, ensuring manufacturability, improving the parameters of structures, improving quality and increasing the percentage of yield.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.The stability of the parameters over the entire operational temperature range was normal and consistent with the requirements.
Предложенный способ изготовления полупроводниковой структуры путем формирования слоя нитрида алюминия толщиной 30-50 нм на сапфировой подложке методом реактивного ионно-плазменного распыления при давлении (3-5)10-3 мм рт.ст., температуре подложки 200-250°С, с последующим пиролитическим осаждением кремния со скоростью роста пленки 15 нм/с, при температуре 1000-1150°С, при расходе водорода и силана соответственно, 15 л/мин и 50 мл/мин, позволяет повысит процент выхода годных приборов и улучшит их надежность.The proposed method of manufacturing a semiconductor structure by forming a layer of aluminum nitride with a thickness of 30-50 nm on a sapphire substrate by reactive ion-plasma spraying at a pressure of (3-5) 10 -3 mm Hg, substrate temperature 200-250 ° C, followed by pyrolytic deposition of silicon with a film growth rate of 15 nm / s, at a temperature of 1000-1150 ° C, at a flow rate of hydrogen and silane, respectively, 15 l / min and 50 ml / min, will increase the yield of suitable devices and improve their reliability.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019107069A RU2705516C1 (en) | 2019-03-12 | 2019-03-12 | Semiconductor structure manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019107069A RU2705516C1 (en) | 2019-03-12 | 2019-03-12 | Semiconductor structure manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2705516C1 true RU2705516C1 (en) | 2019-11-07 |
Family
ID=68501009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2019107069A RU2705516C1 (en) | 2019-03-12 | 2019-03-12 | Semiconductor structure manufacturing method |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2705516C1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2008145801A (en) * | 2007-11-20 | 2010-05-27 | Сумитомо Электрик Индастриз, Лтд. (Jp) | METHOD FOR GROWING NITRIDE III SEMICONDUCTOR CRYSTAL OF GROUP III, METHOD FOR PRODUCING NITRIDE III SEMICONDUCTOR CRYSTAL FROM NITRIDE III GROUP AND NITRIDE III SEMICONDUCTOR CRYSTAL SUBSTRATE |
RU2008145803A (en) * | 2007-11-20 | 2010-05-27 | Сумитомо Электрик Индастриз, Лтд. (Jp) | METHOD FOR GROWING NITRIDE III SEMICONDUCTOR CRYSTAL OF GROUP III, METHOD FOR PRODUCING NITRIDE III SEMICONDUCTOR CRYSTAL OF GROUP III AND SEMICONDUCTOR CRYSTAL SUBSTRATE OF GROUP NITRIDE III |
RU2013131291A (en) * | 2013-07-08 | 2015-01-20 | Юрий Георгиевич Шретер | METHOD OF GROWING EPITAXIAL LAYERS OF SEMICONDUCTOR THIRD GROUP NITRID CRYSTALS ON A LAYERED CRYSTAL STRUCTURE |
RU2014104535A (en) * | 2011-08-05 | 2015-09-10 | Востек, Инк. | Light-emitting diode with a nanostructured layer and methods of manufacturing and use |
RU2658503C1 (en) * | 2017-06-14 | 2018-06-21 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Method of low-temperature plasma-activated heteroepitaxy of nano-dimensional nitride metal films of the third group of mendeleev table |
-
2019
- 2019-03-12 RU RU2019107069A patent/RU2705516C1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2008145801A (en) * | 2007-11-20 | 2010-05-27 | Сумитомо Электрик Индастриз, Лтд. (Jp) | METHOD FOR GROWING NITRIDE III SEMICONDUCTOR CRYSTAL OF GROUP III, METHOD FOR PRODUCING NITRIDE III SEMICONDUCTOR CRYSTAL FROM NITRIDE III GROUP AND NITRIDE III SEMICONDUCTOR CRYSTAL SUBSTRATE |
RU2008145803A (en) * | 2007-11-20 | 2010-05-27 | Сумитомо Электрик Индастриз, Лтд. (Jp) | METHOD FOR GROWING NITRIDE III SEMICONDUCTOR CRYSTAL OF GROUP III, METHOD FOR PRODUCING NITRIDE III SEMICONDUCTOR CRYSTAL OF GROUP III AND SEMICONDUCTOR CRYSTAL SUBSTRATE OF GROUP NITRIDE III |
RU2014104535A (en) * | 2011-08-05 | 2015-09-10 | Востек, Инк. | Light-emitting diode with a nanostructured layer and methods of manufacturing and use |
RU2013131291A (en) * | 2013-07-08 | 2015-01-20 | Юрий Георгиевич Шретер | METHOD OF GROWING EPITAXIAL LAYERS OF SEMICONDUCTOR THIRD GROUP NITRID CRYSTALS ON A LAYERED CRYSTAL STRUCTURE |
RU2658503C1 (en) * | 2017-06-14 | 2018-06-21 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Method of low-temperature plasma-activated heteroepitaxy of nano-dimensional nitride metal films of the third group of mendeleev table |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9752255B2 (en) | Base material on which single-crystal diamond is grown comprised of a base substrate, bonded single-crystal MgO layer, and heteroepitaxial film, and method for manufacturing a single-crystal diamond substrate on the base material | |
US9281189B2 (en) | Wafer and method of fabricating the same | |
CN110085550A (en) | A kind of semiconductor product insulation layer structure and preparation method thereof | |
US10431460B2 (en) | Method for producing SiC composite substrate | |
CN104867818B (en) | A kind of method for reducing silicon carbide epitaxy material defect | |
CN100483626C (en) | P type doping method for cubic boron nitride thin film | |
RU2705516C1 (en) | Semiconductor structure manufacturing method | |
CN115831750A (en) | Semiconductor structure preparation method and semiconductor structure | |
WO2022181163A1 (en) | Nitride semiconductor substrate and manufacturing method therefor | |
JP2023054965A (en) | Silicon wafer, soi wafer, and manufacturing method thereof | |
WO2024195321A1 (en) | Epitaxial wafer, soi wafer, and method for manufacturing same | |
TW202136566A (en) | Hydrogen free silicon dioxide | |
CN114628523B (en) | A gallium nitride-based CMOS field effect transistor and its preparation method | |
RU2680606C1 (en) | Method of manufacture of semiconductor structures | |
CN104900701B (en) | Silicon carbide UMOSFET devices and production method with two-region floating junction | |
RU2606780C1 (en) | Method of making a semiconductor device | |
JP7334869B2 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
JP7533793B2 (en) | Nitride semiconductor substrate and method for producing same | |
US10263139B2 (en) | Fabrication method of nitride light emitting diodes | |
CN104505441B (en) | A kind of iii-nitride light emitting devices preparation method | |
TW202001988A (en) | Manufacturing method of bonded SOI wafer and bonded SOI wafer | |
JP2014216474A (en) | Nitride semiconductor substrate | |
WO2023063278A1 (en) | Nitride semiconductor substrate and method for producing same | |
RU2680607C1 (en) | Method for making semiconductor device | |
CN111584345A (en) | Preparation method for improving heat dissipation performance of silicon carbide power device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20210313 |