RU2692422C1

RU2692422C1 - Trigger synchronous d flip-flop

Info

Publication number: RU2692422C1
Application number: RU2018136419A
Authority: RU
Inventors: Геннадий Иванович Передельский
Priority date: 2018-10-16
Filing date: 2018-10-16
Publication date: 2019-06-24

Abstract

FIELD: digital circuitry.SUBSTANCE: invention relates to digital circuitry, automation and industrial electronics. It includes five additional transistors and four additional resistors, in-series connected to each other third additional transistor (n-p-n), second additional resistor and fourth additional transistor (n-p-n), fifth additional transistor (n-p-n) and a third additional resistor are also connected in series, the base of the fifth additional transistor is connected to the collector of the first additional transistor, and its header - with common output of third resistor and emitter of second transistor, free output of third additional resistor is connected to common output of second additional resistor and collector of fourth additional transistor, fourth additional resistor is connected between "ground" and common output of the second and fourth resistors, common output of the second, fourth and fourth additional resistors forms relative to "ground" output (Q) of synchronous trigger.EFFECT: simplification of trigger synchronous D flip-flop.1 cl, 1 dwg

Description

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием D триггеров.The invention relates to digital circuit design, automation and industrial electronics. It, in particular, can be applied in blocks of computer technology, made using D triggers.

Известен синхронный D триггер. [1-Манаев Е.И. Основы радиоэлектроники. − М.: Радио и связь, 1985, с. 355, рис. 14.42], содержащий с учётом [1, c. 353, рис. 14.40] пять логических элементов.Known synchronous D trigger. [1-Manaev E.I. Basics of radio electronics. - M .: Radio and communication, 1985, p. 355, fig. 14.42], containing in view of [1, p. 353, fig. 14.40] five logical elements.

Недостатком его является большое число используемых транзисторов, что усложняет и удорожает устройство. В частности, в каждом двухвходовом транзисторно-транзисторном логическом элементе И-НЕ [1, с. 340, рис. 14.22, б] имеется четыре транзистора, и один диод, тогда в обсуждаемом синхронном D триггере содержится большое число транзисторов (двадцать), что приводит к его усложнению и удорожанию.The disadvantage of it is the large number of transistors used, which complicates and increases the cost of the device. In particular, in each two-input transistor-transistor logic element, AND-NOT [1, p. 340, fig. 14.22, b] there are four transistors, and one diode, then the discussed synchronous D trigger contains a large number of transistors (twenty), which leads to its complication and rise in price.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа триггер с дополнительной симметрией [Гольденберг Л.М., Импульсные и цифровые устройства. − М.: Связь, 1973, стр. 275, рис. 4.18, в], содержащий два транзистора, четыре резистора и три источника постоянных питающих напряжений.The closest in technical essence and the achieved result is selected as a prototype trigger with additional symmetry [Goldenberg LM, Pulse and digital devices. - M .: Communication, 1973, p. 275, fig. 4.18, in], containing two transistors, four resistors and three sources of constant supply voltage.

Недостаток его заключается в том, что у него малая нагрузочная способность, т.к. относительно небольшая часть электрического тока, потребляемого от источника постоянного питающего напряжения, образует электрический ток внешней нагрузки. Это объясняется тем, что одну внешнюю нагрузку в рассматриваемой схеме можно подключать к коллектору или к эмиттеру только одного из двух имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовали оба имеющихся транзистора, то это повысило бы нагрузочную способность триггера.The disadvantage of it is that it has a low load capacity, because A relatively small part of the electric current consumed from a constant voltage source forms the electric current of an external load. This is explained by the fact that one external load in the considered circuit can be connected to the collector or to the emitter of only one of the two available transistors. If both existing transistors were involved in the formation of the electric current of the external load, this would increase the load capacity of the trigger.

Задача, на решение которой направлено изобретение, состоит в упрощении и удишевлении триггерного синхронного D триггера.The problem to which the invention is directed is to simplify and reduce the trigger synchronous D trigger.

Это достигается тем, что в триггерный синхронный D триггер, содержащий источник питающего постоянного напряжения, общая шина которого заземлена, последовательно соединённые первый резистор, первый транзистор (n-p-n) и второй резистор, свободный вывод первого резистора соединён с выходом источника питающего постоянного напряжения, другой вывод этого резистора соединён с коллектором первого транзистора, также имеются последовательно соединённые третий резистор, второй транзистор (p-n-p) и четвёртый резистор, свободный вывод третьего резистора подключен к общему выводу выхода источника питающего постоянного напряжения и первого резистора, другой вывод третьего резистора соединён с эмиттером второго транзистора, а база соединена с общим выводом первого резистора и коллектора первого транзистора, база первого транзистора подключена к общему выводу коллектора второго транзистора и четвёртого резистора, свободный вывод последнего резистора подключён к свободному выводу второго резистора, введены пять дополнительных транзисторов и четыре дополнительных резистора, один из выводов первого дополнительного резистора подсоединён к выходу источника питающего постоянного напряжения, а другой - к эмиттеру первого дополнительного транзистора (p-n-p), база которого соединена с базой второго дополнительного транзистора (n-p-n), вывод эмиттера этого второго дополнительного транзистора образует вход D относительно «земли» синхронного триггера, последовательно между собой включены третий дополнительный транзистор (n-p-n), второй дополнительный резистор и четвертый дополнительный транзистор (n-p-n), база третьего дополнительного транзистора соединена с коллектором второго дополнительного транзистора, а коллектор - с общим выводом первого резистора и коллектора первого транзистора, эмиттер четвертого дополнительного транзистора заземлён, а вывод его базы образует относительно «земли» вход синхронизации (вход С) синхронного триггера, также последовательно между собой включены пятый дополнительный транзистор (n-p-n) и третий дополнительный резистор, база пятого дополнительного транзистора соединена с коллектором первого дополнительного транзистора, а его коллектор - с общим выводом третьего резистора и эмиттера второго транзистора, свободный выводом третьего дополнительного резистора подключен к общему выводу второго дополнительного резистора и коллектора четвёртого дополнительного транзистора, четвёртый дополнительный резистор включен между «землей» и общим выводом второго и четвёртого резисторов, общий вывод второго, четвёртого и четвёртого дополнительного резисторов образует относительно «земли» выход (Q) синхронного триггера.This is achieved by the fact that the trigger synchronous D trigger containing the DC power supply source, the common bus of which is grounded, the first resistor connected in series, the first transistor (npn) and the second resistor, the free output of the first resistor are connected to the output of the DC power supply, another output This resistor is connected to the collector of the first transistor, there are also series-connected third resistor, second transistor (pnp) and fourth resistor, the free output of the third resistor The ra is connected to the common output of the source of the supply DC voltage and the first resistor, another terminal of the third resistor is connected to the emitter of the second transistor, and the base is connected to the common terminal of the first resistor and collector of the first transistor, the base of the first transistor is connected to the common terminal of the second transistor and the fourth resistor , the free output of the last resistor is connected to the free output of the second resistor, five additional transistors and four additional resistors are introduced, one of The outputs of the first additional resistor are connected to the output of the DC power supply source, and the other to the emitter of the first additional transistor (pnp), whose base is connected to the base of the second additional transistor (npn), the emitter terminal of this second additional transistor forms an input D relative to the ground of the synchronous trigger, in series with each other included the third additional transistor (npn), the second additional resistor and the fourth additional transistor (npn), the base of the third additional The transistor is connected to the collector of the second additional transistor, and the collector is connected to the common terminal of the first resistor and collector of the first transistor, the emitter of the fourth additional transistor is grounded, and the output of its base forms a synchronization trigger input (input C) of the synchronous trigger relative to the ground. the fifth additional transistor (npn) and the third additional resistor are included, the base of the fifth additional transistor is connected to the collector of the first additional transistor, and its collector - with the common output of the third resistor and emitter of the second transistor, the free output of the third additional resistor is connected to the common output of the second additional resistor and collector of the fourth additional transistor, the fourth additional resistor is connected between the “ground” and common output of the second and fourth resistors, the common output of the second, The fourth and fourth auxiliary resistors form the output (Q) of a synchronous trigger relative to the "ground".

Сущность изобретения поясняется чертежом (фиг. 1).The invention is illustrated in the drawing (Fig. 1).

В триггерном синхронном D триггере общая шина источника 1 питающего постоянного напряжения заземлена. Один из выводов резистора 2 подсоединён к выходу источника 1 , а другой - к эмиттеру p-n-p транзистора 3, база которого соединена с базой n-p-n транзистора 4, а эмиттер последнего транзистора образует вход D относительно «земли» синхронного триггера. Последовательно между собой включены n-p-n транзистор 5, резистор 6 и n-p-n транзистор 7. База транзистора 5 соединена с коллектором транзистора 4, а эмиттер транзистора 7 заземлён. Вывод базы последнего транзистора образует относительно «земли» вход синхронизации С синхронного триггера. Также последовательно включены n-p-n транзистора 8 и резистор 9. База транзистора 8 подсоединена к коллектору транзистора 3, а свободный резистора 9 - к общему выводу резистора 6 и коллектора транзистора 7. Последовательно между собой включены резистор 10, n-p-n транзистор 11, резисторы 12 и 13. Свободный вывод резистора 10 подсоединён к общему выводу резистора 2 и выхода источника 1. Общий вывод резистора 10 и коллектора транзистора 11 соединён с коллектором транзистора 5, а свободный вывод резистора 13 заземлён. И, наконец, последовательно включены резистор 14, p-n-p транзистор 15 и резистор 16. Свободный вывод резистора 14 подсоединён к общему выводу резисторов 2, 10 и выхода источника 1. Общий вывод резистора 14 и эмиттера транзистора 15 подключен к коллектору транзистора 8. База транзистора 15 соединена с общим выводом резистора 10, коллектора транзистора 5 и коллектора транзистора 11. Общий вывод коллектора транзистора 15 и резистора 16 подсоединён к базе транзистора 11. Свободный вывод резистора 16 соединён с общим выводом резисторов 12, 13 и общий вывод этих резисторов 12, 13 и 16 образует выход Q относительно «земли» синхронного триггера. Часть приведённой на фиг. 1 схемы на транзисторах 11, 15 и резисторах 10, 12, 14 и 16 является триггером на транзисторах противоположного типа проводимости.In the synchronous trigger D trigger, the common bus of the source of the supply DC voltage is grounded. One of the terminals of the resistor 2 is connected to the output of source 1, and the other to the emitter of pnp transistor 3, the base of which is connected to the npnn base of transistor 4, and the emitter of the last transistor forms the input D relative to the ground of the synchronous trigger. The npn transistor 5, resistor 6 and npn transistor 7 are connected in series with each other. The base of transistor 5 is connected to the collector of transistor 4, and the emitter of transistor 7 is grounded. The output of the base of the last transistor forms a sync trigger input C of a synchronous trigger relative to the “ground”. Also, npn transistor 8 and resistor 9 are connected in series. The base of transistor 8 is connected to the collector of transistor 3, and the free resistor 9 is connected to the common terminal of resistor 6 and collector of transistor 7. Resistor 10, npn transistor 11, resistors 12 and 13 are connected in series with each other. The free terminal of the resistor 10 is connected to the common terminal of resistor 2 and the output of source 1. The common terminal of resistor 10 and collector of transistor 11 is connected to the collector of transistor 5, and the free terminal of resistor 13 is grounded. And finally, the resistor 14 is connected in series, the pnp transistor 15 and the resistor 16. The free output of resistor 14 is connected to the common output of resistors 2, 10 and the output of source 1. The common output of resistor 14 and emitter of transistor 15 is connected to the collector of transistor 8. Base of transistor 15 connected to the common output of resistor 10, collector of transistor 5 and collector of transistor 11. The common collector output of transistor 15 and resistor 16 is connected to the base of transistor 11. The free output of resistor 16 is connected to the common output of resistors 12, 13 and the common output of these resis tori 12, 13 and 16 forms the output Q relative to the “ground” of the synchronous trigger. The portion shown in FIG. 1 circuit on transistors 11, 15 and resistors 10, 12, 14 and 16 is a trigger on transistors of the opposite conductivity type.

Триггерный синхронный D триггер работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень − уровень логического нуля соответствует значениям напряжения в районе нуля или в районе ближе к нулю, высокий уровень − уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт). The trigger synchronous D trigger works as follows. In digital electronics, input and output electrical signals of low and high levels are used. Low level - the level of logic zero corresponds to the voltage values in the area of zero or in the area closer to zero, high level - the level of the logic unit corresponds to the voltage values in the area of units of volts (often around four volts).

one one one 2 0 0

Работа синхронного D триггера отображается известной табл.1, где N − номер строки по порядку,

− условное отображение входного сигнала в данный момент времени

и

− условное отображение выходного сигнала триггера в последующее время (состояние на выходе). Приведённая табл. 1 справедлива только при наличии сигнала синхронизации С-1 (импульса синхронизации). При его отсутствии табл. 1 не справедлива, состояние D триггера не изменяется, оно останется неизменным вне зависимости от сигнала на входе D (0 или 1), кратко говоря, триггер в этом случае не работает, а по сути в нём хранится имевшаяся ранее информация (0 или 1 на выходе Q). The operation of the synchronous D flip-flop is displayed by the known table 1, where N is the line number in order,

- conditional display of the input signal at a given time

and

- conditional display of the trigger output signal at a subsequent time (state at the output). The table below. 1 is valid only in the presence of a synchronization signal C-1 (synchronization pulse). In the absence of a table. 1 is not valid, the state D of the trigger does not change, it will remain unchanged regardless of the signal at the input D (0 or 1), in short, the trigger in this case does not work, but in fact it stores previously available information output q).

Триггер на транзисторах 11, 15 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 10 и 16 нулевые значения напряжения. Они прикладываются к базам транзисторов 11, 15 меньше пороговых напряжений транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 11 и 15 открыты, их электрические токи создают напряжения в том числе на резисторах 10 и 16 больше по значениям пороговых напряжений транзисторов по абсолютной величине и поддерживают транзисторы 11, 15 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространённые триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера. The trigger on the transistors 11, 15 of the opposite conductivity type has two equilibrium states. In the first (conditional) state, both transistors are closed and do not conduct electric current. Then including the resistors 10 and 16 zero voltage values. They are applied to the bases of transistors 11, 15 less than the threshold voltages of the transistors in absolute value and ultimately maintain these transistors in the closed state. In the second (conditionally) state, the transistors 11 and 15 are open, their electric currents create voltages including the resistors 10 and 16 more by the threshold voltage values of the transistors in absolute value and keep the transistors 11, 15 in the open state. A trigger on transistors of the opposite conductivity type, like other common triggers, goes from the first state to the second and vice versa, when the control input voltages exceed the voltage values of the corresponding trigger thresholds.

При наличии сигнала синхронизации С-1 транзистор 7 открыт и проводит электрический ток. В соответствии с первой строкой табл. 1 высокий уровень напряжения на входе D предопределяет пониженные значения и напряжения, и силы электрического тока базы транзистора 3. Последнее вызывает пониженные значения силы электрических токов коллектора транзистора 3, базы и коллектора транзистора 8. Ток транзистора 8 создает на резисторе 14 соответственно пониженное значение напряжения, которое меньше напряжения порога срабатывания триггера на транзисторах 11, 15 противоположного типа проводимости и не влияет на его состояние. Электрический ток транзистора 8 замыкается на «землю» через открытый транзистор 7. Базо-коллекторный p-n переход транзистора 4 открыт и через него на базу транзистора 5 поступает высокий уровень напряжения со входа D. Это определяет повышенные значения силы электрических токов базы и коллектора транзистора 5, что вызывает повышенное значение напряжения на резисторе 10. Последнее больше значения порогового напряжения срабатывания триггера на транзисторах 11, 15 и переводит его во второе состояние. Тогда электрические токи транзисторов 11 и 15 создают на выходе Q повышенное значение напряжения - уровень логической единицы. Электрический ток транзистора 5 замыкается на «землю» через открытый транзистор 7.In the presence of a synchronization signal C-1, the transistor 7 is open and conducts electrical current. In accordance with the first line of the table. 1 A high voltage level at input D predetermines lower values and voltages and electric currents of the base of transistor 3. The latter causes lower values of the electric current strength of the collector of transistor 3, the base and collector of transistor 8. The current of transistor 8 creates a correspondingly low voltage on resistor 14, which is less than the trigger threshold voltage at transistors 11, 15 of the opposite conductivity type and does not affect its state. The electric current of the transistor 8 is closed to ground through the open transistor 7. The base-collector pn junction of transistor 4 is open and through it a high voltage level from input D enters the base of transistor 5. This determines the increased values of the base current and collector currents of transistor 5, which causes an increased value of the voltage on the resistor 10. The latter is greater than the value of the trigger trigger voltage at transistors 11, 15 and translates it into the second state. Then the electric currents of the transistors 11 and 15 create at output Q an increased voltage value - the level of a logical unit. The electric current of the transistor 5 is closed to ground through the open transistor 7.

В соответствии со второй строкой табл. 1 низкий уровень напряжения на входе D предопределяет низкий уровень напряжения на базе транзистора 4 относительно «земли», т.к. базо-эмиттерный p-n переход транзистора 4 открыт. Это вызывает высокий уровень напряжения между выходом источника 1 и базами транзисторов 3 и 4, а также низкий уровень напряжения между базой и «землей» транзистора 5. Последнее приводит к пониженным значениям силы тока транзистора 5 и напряжения на резисторе 10. Значение напряжения на резисторе 10 меньше значения порогового напряжения срабатывания триггера на транзисторах 11, 15 противоположного типа проводимости и не влияет на его состояние. Повышенное значение напряжения между выходом источника 1 и общим выводом баз транзисторов 4 и 3 определяет повышенное значение сил электрических токов базы транзистора 3, коллектора этого транзистора, базы и коллектора транзистора 8. Электрический ток транзистора 8 замыкается через открытый транзистор 7, его повышенное значение создает на резисторе 14 повышенное значение напряжения. Оно превышает значение напряжения порога срабатывания триггера на транзисторах 11, 15 и переводит его в первое состояние. Тогда нулевые значения силы электрических токов транзисторов 11, 15 создают на выходе Q синхронного триггера напряжение уровня логического нуля.In accordance with the second line of the table. 1 low voltage level at input D predetermines a low voltage level at the base of transistor 4 relative to the “ground”, since The base-emitter p-n junction of transistor 4 is open. This causes a high voltage level between the output of source 1 and the bases of transistors 3 and 4, as well as a low voltage level between the base and the ground of transistor 5. The latter leads to lower values of the current strength of transistor 5 and the voltage across the resistor 10. The value of the voltage on the resistor 10 less than the threshold voltage trigger of the transistors 11, 15 of the opposite type of conductivity and does not affect its state. The increased voltage between the output of source 1 and the common base of transistors 4 and 3 determines the increased value of the electric currents of the base of transistor 3, the collector of this transistor, the base and collector of transistor 8. The electric current of transistor 8 is closed through the open transistor 7, its increased value creates resistor 14 is an increased voltage value. It exceeds the voltage threshold of the trigger on the transistors 11, 15 and translates it into the first state. Then the zero values of the force of the electric currents of the transistors 11, 15 create at the output Q of the synchronous trigger voltage logic level zero.

При отсутствии сигнала синхронизации С-0 транзистор 7 закрыт и тем самым разорвана цепь прохождения электрического тока и транзистора 5, и транзистора 8 при любых значениях сигналов на входе D. Тогда на резисторах 10, 16 не могут появится напряжения по значениям превышающие пороговые напряжения срабатывания триггера на транзисторах 11, 15. В итоге состояние этого триггера не изменяется и соответственно не изменяется напряжение на выходе Q синхронного D триггера.In the absence of a synchronization signal C-0, the transistor 7 is closed and thus the circuit of the passage of electric current and the transistor 5 and transistor 8 is broken for any values of the signals at input D. Then, the resistors 10, 16 cannot produce voltages that exceed the trigger trigger threshold voltages on transistors 11, 15. As a result, the state of this trigger does not change and, accordingly, the voltage at the output Q of the synchronous D trigger does not change.

Таким образом, рассмотренная схема упрощает и удишевляет синхронный D триггер. В ней семь транзисторов, а, в частности, в приведенном выше аналоге имеется двадцать транзисторов.Thus, the considered scheme simplifies and reduces the synchronous D trigger. It has seven transistors, and, in particular, there are twenty transistors in the above analog.

Claims

A trigger synchronous D trigger containing a DC power supply source with a common bus which is grounded, the first resistor connected in series, the first transistor (npn) and the second resistor, the free output of the first resistor is connected to the output of the DC power supply, the other output of this resistor is connected to the collector of the first transistor, there are also connected in series the third resistor, the second transistor (pnp) and the fourth resistor, the free output of the third resistor is connected to the common output The output of the DC power supply source and the first resistor, the other terminal of the third resistor is connected to the emitter of the second transistor, and the base is connected to the common terminal of the first resistor and collector of the first transistor, the base of the first transistor is connected to the common collector terminal of the second transistor and the fourth resistor, the free output of the last the resistor is connected to the free output of the second resistor, characterized in that it has five additional transistors and four additional resistors, one and The pins of the first additional resistor are connected to the output of the DC power supply source, and the other to the emitter of the first additional transistor (pnp), the base of which is connected to the base of the second additional transistor (npn), the emitter terminal of this second additional transistor forms an input D relative to the "ground" synchronous trigger, connected in series between the third additional transistor (npn), the second additional resistor and the fourth additional transistor (npn), the base of the third will add the second transistor is connected to the collector of the second additional transistor, and the collector is connected to the common terminal of the first resistor and collector of the first transistor, the emitter of the fourth additional transistor is grounded, and the output of its base forms a synchronous trigger input (input C) of the synchronous trigger relative to ground the fifth additional transistor (npn) and the third additional resistor are included, the base of the fifth additional transistor is connected to the collector of the first additional transistor, and its the collector - with the common output of the third resistor and emitter of the second transistor, the free output of the third additional resistor is connected to the common output of the second additional resistor and collector of the fourth additional transistor, the fourth additional resistor is connected between the "ground" and the common output of the second and fourth resistors, the common output of the second, The fourth and fourth auxiliary resistors form the output (Q) of a synchronous trigger relative to the "ground".