RU2682399C2 - Способ и устройство нахождения наибольшего и наименьшего элементов массива методом дешифрации данных - Google Patents
Способ и устройство нахождения наибольшего и наименьшего элементов массива методом дешифрации данных Download PDFInfo
- Publication number
- RU2682399C2 RU2682399C2 RU2016148069A RU2016148069A RU2682399C2 RU 2682399 C2 RU2682399 C2 RU 2682399C2 RU 2016148069 A RU2016148069 A RU 2016148069A RU 2016148069 A RU2016148069 A RU 2016148069A RU 2682399 C2 RU2682399 C2 RU 2682399C2
- Authority
- RU
- Russia
- Prior art keywords
- input
- block
- elements
- data
- inputs
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 238000002955 isolation Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000000969 carrier Substances 0.000 claims 1
- 238000013479 data entry Methods 0.000 abstract 1
- 230000010365 information processing Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
- Logic Circuits (AREA)
Abstract
Группа изобретений относится к области обработки информации и может быть использована в специализированных устройствах обработки нечеткой информации для осуществления сортировки исходных данных. Техническим результатом является уменьшение аппаратных затрат и повышение быстродействия вычислений. Устройство содержит блок ввода данных, блок дешифрации, блок хранения результата, блок управления, блок нахождения максимального элемента, блок нахождения минимального элемента, шину унарных данных. 2 н. и 5 з.п. ф-лы, 4 ил.
Description
Изобретение относится к техническим способам и средствам информатики и вычислительной техники и может быть использовано для создания быстродействующих специализированных цифровых устройств по упорядочению двоичной информации, в том числе выполняющих «мягкие» расчеты. Техническим результатом является снижение количества аппаратных средств, что ведет к упрощению алгоритма работы блока управления устройства, и повышение надежности работы.
Указанный результат достигается за счет того, что способ нахождения наибольшего и наименьшего элементов массива методом дешифрации данных предполагает представление всех элементов массива в унарном коде, их объединение на едином поле, например, на единой шине унарных данных, нахождение наибольшего/наименьшего значения и восстановление двоичного представления этих значений, а устройство нахождения наибольшего и наименьшего элементов массива методом дешифрации данных содержит: блок данных, блоки дешифрации, блок формирования результата, блок управления и логические элементы. Новым в устройстве является то, что нахождение наибольшего/наименьшего элементов массива методом дешифрации выполняется параллельно над всеми элементами массива данных, хранящихся в блоке данных, а результат - наибольшее или наименьшее значение элементов массива считывается из памяти в блоке формирования результата.
Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для создания быстродействующих специализированных цифровых устройств по упорядочению двоичной информации, в том числе, выполняющих «мягкие» расчеты и осуществлению основных операций над нечеткой информацией.
Известные способы сравнения двоичных чисел (см., например, Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н. Малиновского. Киев: Техника, 1974 г.), Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990 г., патент RU 2300134) ориентированы только на однозначные двоичные числа, что препятствует достижению заявляемого технического результата.
Известны также способы сравнения и нахождения наибольших и наименьших чисел и устройства для их реализации (Патенты RU 2298219, 2300133, 2361266, 2363034, 2365975, 2389063). К причине, препятствующей достижению заявляемого технического результата, при использовании этих известных селекторов двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что выполняется селекция только большего или только меньшего из указанных двоичных чисел.
В качестве прототипа нами выбран способ, реализованный в "Устройство сортировки информации методом дешифрации данных" (патент RU 2319197), который позволяет упорядочить информацию по возрастанию / убыванию.
В прототипе по сортировке информации методом дешифрации данных выполняется задача упорядочения входной числовой и символьной информации по возрастанию и убыванию. В устройстве осуществляются поисковые операции по указанному интервалу или по конкретному заданному символу или числу. К причине, препятствующей достижению заявляемого технического результата при использовании данного способа и устройства относятся сложный алгоритм реализации, большие аппаратные затраты на техническое исполнение и, как следствие, низкое быстродействие.
Заявленное изобретение направлено на быстрое нахождение экстремальных (максимального и минимального) значений среди предъявляемых данных за счет использования унарных кодов в процессе сортировки этих данных. Поставленная задача возникает при разработке систем и средств контроля и управления на основе нечеткой (качественной) информации для реализации «мягких» вычислений.
Задачи предлагаемого способа и устройства заключаются в следующем:
1) уменьшить аппаратные затраты устройства;
2) упростить алгоритм блока управления;
3) повысить скорость нахождения наибольшего/наименьшего данного в массиве;
4) распараллелить основную операцию по сортировке информации,
5) повысить надежность работы узла сортировки информации.
Способ заключается в следующем: исходные данные - целые числа разрядности m, среди которых необходимо найти набольшее или наименьшее, хранят в памяти вычислительного устройства в виде массива ячеек информации. Для реализации заявленного способа необходимо совершить следующие действия.
Над группой из n ячеек двоичной информации разрядности m, находящихся в блоке исходных данных, реализуется одновременная дешифрация этих данных и их представление в унарных кодах, объединение этих кодов на одном носителе, и нахождение наибольшего/наименьшего номеров разрядов с ненулевым значением, с последующим преобразованием этих номеров в двоичный код, являющийся наибольшим/наименьшим значением среди элементов исходного массива.
Для реализации заявленного способа может быть применено устройство (фиг. 1), включающее блок ввода данных (БВД) 3, блок дешифрации (БД) 4, блок хранения результата (БХ) 7 и блок управления (БУ) 2, отличающееся тем, что с целью нахождения наибольшего/наименьшего значения элементов массива из блока ввода данных 3 дополнительно введены шина унарных данных (ШУД) 1, блок нахождения максимального элемента (БМХ) 5 и блок нахождения минимального элемента (БМН) 6, причем выходы регистров блока входных данных 9i (i-1,…,n) соединены со входами отдельных дешифраторов 4i (i=1,…,n), выходы которых 10i (i=1,…,n) соединены с соответствующими разрядами шины унарных данных, образующих входы данных блока нахождения максимального 5 и блока нахождения минимального 6 значений, выходы которых 14, 15 образуют адресные входы блока хранения результата 7, а выходы блока управления осуществляют синхронизацию 19 блоков дешифрации 4i (i=1,…,n), нахождения 17 максимума и 18 минимума, а также 16 блока хранения результата 7. При этом для обеспечения электрической развязки в блоке дешифрации по каждому из n каналов вводится блок вентилей, по числу выходов отдельного дешифратора. В свою очередь, блок хранения включает постоянное запоминающее устройство, адресный вход которого формируется первым и вторым входом данных, объединенных между собой одноименных разрядных линий, с учетом электрической диодной развязки.
Шина унарных данных 1 (фиг. 2) образована объединением, с соответствующей электрической развязкой, выходов 8i (i=1,…,n) дешифраторов отдельных ячеек исходных данных. После формирования данных на этой шине, находят «самый старший» (ненулевой из 2m-1) / «самый младший» (ненулевой) ее разряды, которые и будут соответствовать наибольшему/наименьшему значениям элементов исходного массива.
Реализация блоков наибольшего (фиг. 3) и наименьшего (фиг. 4) значений, для обеспечения универсальности технической реализации различается только очередностью подключения разрядов линий, причем блок наибольшего значения (фиг. 3) включает 2m-1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, 2m-1 элементов ИЛИ, элемент И на два входа, 2m-1 элементов И на два прямых и один инверсный вход, причем нулевой вход блока является первым входом двухвходового элемента И, второй вход которого является входом управления данного блока, а выход образует нулевой разряд выходной шины данных блока, каждый 1-й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ первым входом подключен i-1-му, а вторым к i-му разрядам входной для блока шины данных, выход которого образует первый прямой вход трехвходового элемента И, второй вход которого является входом управления данного блока, а инверсный вход первого трехвходового элемента И подключен к нулевому разряду выходной шины данных блока, инверсные входы остальных j=2…2m-1 трехвходовых элементов И подключены к элементам ИЛИ с номерами j-1, входы которых подключены к j-2 и j-1 разрядам выходной шины данных блока, выходы элементов И образуют соответствующие разряды выходной шины данных блока.
Блок наименьшего значения (фиг. 4) включает 2m-1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, 2m-1 элементов ИЛИ, элемент И на два входа, 2m-1 элементов И на два прямых и один инверсный вход, причем нулевой вход блока является первым входом двухвходового элемента И, второй вход которого является 2m-1 входом управления данного блока, а выход образует нулевой разряд выходной шины данных блока, каждый i-й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ первым входом подключен i-1-му, а вторым к i-му разрядам входной для блока шины данных, выход которого образует первый прямой вход трехвходового элемента И, второй вход которого является входом управления данного блока, а инверсный вход первого трехвходового элемента И подключен к нулевому разряду выходной шины данных блока, инверсные входы остальных j=2m-1…3 трехвходовых элементов И подключены к элементам ИЛИ с номерами j-1, входы которых подключены к j-2 и j-1 разрядам выходной шины данных блока, выходы элементов И образуют соответствующие разряды выходной шины данных блока.
В данном случае, совокупность блока нахождения максимального элемента и блока нахождения минимального элемента - это два блока поиска экстремальных значений, отличающихся между собой только очередностью разрядов линий.
Claims (7)
1. Способ нахождения наибольшего и наименьшего элементов массива методом дешифрации данных, заключающийся в том, что над группой из n носителей двоичной информации разрядности m, находящихся в блоке исходных данных, реализуется одновременная дешифрация этих данных и их представление в унарных кодах, объединение этих кодов на одном носителе и нахождение наибольшего/наименьшего номеров разрядов с ненулевым значением, с последующим преобразованием этих номеров в двоичный код, являющийся наибольшим/наименьшим значениям среди элементов исходного массива.
2. Устройство для нахождения наибольшего и наименьшего элементов массива, включающее блок ввода данных, блок дешифрации, блок хранения результата и блок управления, отличающееся тем, что дополнительно введены шина унарных данных, блок нахождения максимального элемента и блок нахождения минимального элемента, причем выходы регистров блока входных данных соединены с входами отдельных дешифраторов, выходы которых соединены с соответствующими разрядами шины унарных данных, образующих входы данных блока нахождения максимального и блока нахождения минимального значений, выходы которых образуют адресные входы блока хранения результата, а выходы блока управления осуществляют синхронизацию блоков дешифрации, нахождения максимума и минимума, а также блока хранения результата.
3. Устройство по п. 2, отличающееся тем, что для обеспечения электрической развязки в блоке дешифрации по каждому из n каналов вводится блок вентилей, по числу выходов отдельного дешифратора.
4. Устройство по п. 2, отличающееся тем, что блок поиска максимального элемента включает 2m-1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, 2m-1 элементов ИЛИ, элемент И на два входа, 2m-1 элементов И на два прямых и один инверсный вход, причем нулевой вход блока является первым входом двухвходового элемента И, второй вход которого является входом управления данного блока, а выход образует нулевой разряд выходной шины данных блока, каждый i-й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ первым входом подключен к i-1-му, а вторым - к i-му разрядам входной для блока шины данных, выход которого образует первый прямой вход трехвходового элемента И, второй вход которого является входом управления данного блока, а инверсный вход первого трехвходового элемента И подключен к нулевому разряду выходной шины данных блока, инверсные входы остальных j=2…2m-1 трехвходовых элементов И подключены к элементам ИЛИ с номерами j-1, входы которых подключены к j-2 и j-1 разрядам выходной шины данных блока, выходы элементов И образуют соответствующие разряды выходной шины данных блока.
5. Устройство по п. 2, отличающееся тем, что блок поиска минимального элемента включает 2m-1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, 2m-1 элементов ИЛИ, элемент И на два входа, 2m-1 элементов И на два прямых и один инверсный вход, причем нулевой вход блока является первым входом двухвходового элемента И, второй вход которого является 2m-1 входом управления данного блока, а выход образует нулевой разряд выходной шины данных блока, каждый i-й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ первым входом подключен к i-му, а вторым - к i-му разрядам входной для блока шины данных, выход которого образует первый прямой вход трехвходового элемента И, второй вход которого является 2m-2 входом управления данного блока, а инверсный вход первого трехвходового элемента И подключен к нулевому разряду выходной шины данных блока, инверсные входы остальных j=2m-3…0 трехвходовых элементов И подключены к элементам ИЛИ с номерами j-1, входы которых подключены к j-2 и j-1 разрядам выходной шины данных блока, выходы элементов И образуют соответствующие разряды выходной шины данных блока.
6. Устройство по п. 2, отличающееся тем, что блок хранения результата имеет два входа данных и вход управления и один выход данных, на котором, в зависимости от наличия данных на первом или втором входе, являющихся унарными кодами наибольшего или наименьшего чисел в исходном массиве данных, формируется двоичный код этого значения.
7. Устройство по п. 5, отличающееся тем, что блок хранения включает постоянное запоминающее устройство, адресный вход которого формируется первым и вторым входами данных, объединенных между собой одноименных разрядных линий, с учетом электрической диодной развязки.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016148069A RU2682399C2 (ru) | 2016-12-08 | 2016-12-08 | Способ и устройство нахождения наибольшего и наименьшего элементов массива методом дешифрации данных |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016148069A RU2682399C2 (ru) | 2016-12-08 | 2016-12-08 | Способ и устройство нахождения наибольшего и наименьшего элементов массива методом дешифрации данных |
Publications (3)
Publication Number | Publication Date |
---|---|
RU2016148069A RU2016148069A (ru) | 2018-06-08 |
RU2016148069A3 RU2016148069A3 (ru) | 2018-06-08 |
RU2682399C2 true RU2682399C2 (ru) | 2019-03-19 |
Family
ID=62557514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016148069A RU2682399C2 (ru) | 2016-12-08 | 2016-12-08 | Способ и устройство нахождения наибольшего и наименьшего элементов массива методом дешифрации данных |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2682399C2 (ru) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4539549A (en) * | 1982-12-30 | 1985-09-03 | International Business Machines Corporation | Method and apparatus for determining minimum/maximum of multiple data words |
US20010013048A1 (en) * | 2000-01-06 | 2001-08-09 | Imbert De Tremiolles Ghislain | Method and circuits for performing the quick search of the minimum/maximum value among a set of numbers |
RU2298219C1 (ru) * | 2005-12-02 | 2007-04-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство селекции максимального из двух двоичных чисел |
RU2300133C1 (ru) * | 2005-12-02 | 2007-05-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство селекции минимального из двух двоичных чисел |
RU2319197C1 (ru) * | 2006-11-08 | 2008-03-10 | Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет" | Устройство сортировки информации методом дешифрации данных |
-
2016
- 2016-12-08 RU RU2016148069A patent/RU2682399C2/ru not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4539549A (en) * | 1982-12-30 | 1985-09-03 | International Business Machines Corporation | Method and apparatus for determining minimum/maximum of multiple data words |
US20010013048A1 (en) * | 2000-01-06 | 2001-08-09 | Imbert De Tremiolles Ghislain | Method and circuits for performing the quick search of the minimum/maximum value among a set of numbers |
RU2298219C1 (ru) * | 2005-12-02 | 2007-04-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство селекции максимального из двух двоичных чисел |
RU2300133C1 (ru) * | 2005-12-02 | 2007-05-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство селекции минимального из двух двоичных чисел |
RU2319197C1 (ru) * | 2006-11-08 | 2008-03-10 | Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет" | Устройство сортировки информации методом дешифрации данных |
Also Published As
Publication number | Publication date |
---|---|
RU2016148069A (ru) | 2018-06-08 |
RU2016148069A3 (ru) | 2018-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3557407B1 (en) | Puf-based true random number generation system | |
US20190310828A1 (en) | Reduced latency multiplier circuitry for very large numbers | |
US7907722B2 (en) | Protection against power analysis attacks | |
US10763890B2 (en) | Computational devices using thermometer coding and scaling networks on unary encoded data | |
Rožić et al. | Hardware-efficient post-processing architectures for true random number generators | |
CN112015366B (zh) | 数据排序方法、数据排序装置及数据库系统 | |
RU2682399C2 (ru) | Способ и устройство нахождения наибольшего и наименьшего элементов массива методом дешифрации данных | |
JP2005100085A (ja) | 演算装置、および、暗号・復号演算装置 | |
Jothi et al. | Parallel RC4 Key Searching System Based on FPGA | |
Collinsworth et al. | Stochastic number generators with minimum probability conversion circuits | |
Gorbenko et al. | Construction method and features of one class of cryptographic discrete signals | |
CN108988873B (zh) | 一种Polar码处理方法、译码器和终端 | |
KR100913467B1 (ko) | 병렬 순환 중복 검사 코드 발생 시스템 및 방법 | |
Roy et al. | High-speed architecture for successive cancellation decoder with split-g node block | |
Wang et al. | An efficient fully homomorphic encryption sorting algorithm using addition over TFHE | |
US10509630B2 (en) | Random number generation apparatus, random number generation method and program | |
US20210141607A1 (en) | Time-shifted seed for random number generator | |
CN112202548A (zh) | 流加密密钥流生成方法、装置、电路和加密方法 | |
Hoe | Bayesian inference using stochastic logic: A study of buffering schemes for mitigating autocorrelation | |
Shrivastava | Scedl: A simultaneous compression and encryption scheme for deep learning models | |
Cevallos Salas | Enhanced RC5 Algorithm Using Parallel Computing for Communication Networks | |
CN118713814B (zh) | 数据处理系统和方法 | |
KR102752638B1 (ko) | 스토캐스틱 컴퓨팅 기반의 카운터 및 이를 이용한 스토캐스틱 컴퓨팅 회로 | |
JP7597400B2 (ja) | 暗号処理装置、暗号処理方法、及び暗号処理プログラム | |
US11010159B2 (en) | Bit processing involving bit-level permutation instructions or operations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20190312 |