RU2631989C1 - Device for diagnostic control of verification - Google Patents
Device for diagnostic control of verification Download PDFInfo
- Publication number
- RU2631989C1 RU2631989C1 RU2016117919A RU2016117919A RU2631989C1 RU 2631989 C1 RU2631989 C1 RU 2631989C1 RU 2016117919 A RU2016117919 A RU 2016117919A RU 2016117919 A RU2016117919 A RU 2016117919A RU 2631989 C1 RU2631989 C1 RU 2631989C1
- Authority
- RU
- Russia
- Prior art keywords
- faults
- counter
- control unit
- control
- input
- Prior art date
Links
- 238000012795 verification Methods 0.000 title 1
- 239000013643 reference control Substances 0.000 claims description 5
- 238000013154 diagnostic monitoring Methods 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 9
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 238000007689 inspection Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для составления тестов сложных цифровых систем. Известны своим практическим применением устройства для контроля цифровых модулей и проверки качества тестов, характеризующиеся тем, что содержат модель объекта контроля, блок сравнения, эталонный блок, счетчики обнаруженных и вводимых неисправностей, блок управления, блок ввода неисправностей и позволяют провести контроль со сравнительно высоким качеством [1].The invention relates to computer technology and can be used to compile tests of complex digital systems. Known for their practical use of the device for monitoring digital modules and checking the quality of tests, they are characterized by the fact that they contain a model of the object of control, a comparison unit, a reference unit, counters of detected and input faults, a control unit, a fault input unit and allow monitoring with relatively high quality [ one].
Недостатком данных устройств является большое время, требуемое для оценки полноты тестов, обусловленное необходимостью перебора множества заданных неисправностей.The disadvantage of these devices is the long time required to assess the completeness of the tests, due to the need to iterate over the set of faults.
Наиболее близким по технической сущности является устройство формирования контрольных тестов, содержащее генератор случайных чисел, счетчики тактов, блок управления, характеризующееся большим объемом выполняемых проверок, которые одновременно можно подвергнуть контролю [2].The closest in technical essence is the device for generating control tests, containing a random number generator, clock counters, a control unit, characterized by a large volume of checks that can be subjected to control at the same time [2].
Применение подобного устройства ограничивается большим временем формирования оптимального теста, связанного со случайным перебором большого количества различных вариантов тестов и последующей их оценкой по всему множеству неисправностей.The use of such a device is limited by the long time it takes to form the optimal test, associated with the random enumeration of a large number of different test cases and their subsequent assessment over the entire set of faults.
Задачей изобретения является создание устройства, позволяющего максимально сократить времени проведения проверок.The objective of the invention is to provide a device that minimizes the time spent on inspections.
Требуемый технический результат достигается тем, что устройство для проверки полноты тестов содержит генератор тестов, модель объекта контроля, стандартные микромодули, коммутатор, схему сравнения, эталонный объект контроля, счетчик числа обнаруженных неисправностей, счетчик числа введенных неисправностей, делитель, датчик случайных чисел, блок ввода неисправностей, блок управления, элемент задержки, 2 элемента ИЛИ, счетчик установки числа неисправностей, триггер управления, элемент И и блок управления генератором тестов.The required technical result is achieved by the fact that the device for checking the completeness of the tests contains a test generator, a model of the control object, standard micromodules, a switch, a comparison circuit, a reference control object, a counter of the number of detected faults, a counter of the number of entered faults, a divider, a random number sensor, an input unit faults, control unit, delay element, 2 OR elements, counter for setting the number of faults, control trigger, AND element and control unit for test generator.
Сущность изобретения поясняется чертежом, где на фиг. 1 представлен возможный вариант устройства для диагностического контроля выполненных проверок, который соответственно в себе содержит:The invention is illustrated in the drawing, where in FIG. 1 shows a possible embodiment of a device for diagnostic monitoring of checks performed, which accordingly contains:
1 генератор тестов,1 test generator
2 модель объекта контроля,2 model of the object of control,
3 стандартные микромодули,3 standard micromodules,
4 коммутатор,4 switch
5 схему сравнения,5 comparison chart,
6 эталонный объект контроля,6 reference control object,
7 счетчик числа обнаруженных неисправностей,7 counter of the number of detected faults,
8 счетчик числа введенных неисправностей,8 counter of the number of entered faults,
9 делитель,9 divider
10 датчик случайных чисел,10 random number sensor,
11 блок ввода неисправностей,11 fault input unit,
12 блок управления,12 control unit,
13 элемент задержки,13 element delay
14 элемент ИЛИ,14 element OR,
15 счетчик установки числа неисправностей,15 counter for setting the number of faults,
16 триггер управления,16 trigger control,
17 элемент И,17 element And,
18 элемент ИЛИ,18 element OR,
19 блок управления генератором тестов.19 test generator control unit.
Устройство для диагностического контроля выполненных проверок работает следующим образом: на счетчик 15 установки числа неисправностей по четвертому входу блока 12 управления записывается число α-n, где α=2k, k - число разрядов счетчика 15 установки числа неисправностей, n - число вводимых неисправностей. Затем на третий вход блока 12 управления подается сигнал "Пуск", который устанавливает в нулевое состояние триггер 16 управления и через элемент ИЛИ 18, соединенный со вторым выходом блока 12 управления, поступает на входы датчика 10 случайных чисел, счетчика 8 числа введенных неисправностей, счетчика 15 установки числа неисправностей и на вход блока управления генератором тестов 19, осуществляя его сброс. После этого сигнал с выхода блока управления 19, соединенного с выходом блока 18 ИЛИ, осуществляет запуск генератора 1 тестов. Датчик 10 случайных чисел формирует равновероятное число, соответствующее номеру неисправностей объекта, контроля. Код, соответствующий случайно выбранному номеру неисправности, подается на вход блока 11 ввода неисправностей, который формирует управляющий сигнал для коммутатора 4 модели 2 объекта контроля. Коммутатор 4 в соответствии с управляющим сигналом производит разрыв или короткое замыкание отдельных цепей, соединяющих стандартные микромодули 3, имитируя тем самым случайно выбранную неисправность типа "обрыв" или "короткое замыкание".The device for diagnostic control of the checks performed works as follows: the number α-n is recorded on the
Генератор 1 тестов начинает генерировать входную последовательность сигналов проверяемого теста, которая поступает одновременно на одноименные входы модели 2 объекта контроля и эталонного объекта 6 контроля. Сигналы с выходов модели 2 объекта контроля и эталонного объекта 6 контроля подаются в схему 5 t сравнения. При обнаружении введенной неисправности схема 5 сравнения формирует сигнал, поступающий на вход счетчика 7 числа обнаруженных неисправностей и на первый вход блока 12 управления, где через элемент ИЛИ 14 и элемент И 17 поступает на вход элемента ИЛИ 18. Сигнал с выхода элемента ИЛИ 18 также, как и по сигналу "Пуск", осуществляет сброс генератора 1 тестов, включает датчик 10 случайных чисел для формирования следующего случайного номера неисправности, прибавляет единицу к содержимому счетчика 8 числа введенных неисправностей и счетчика 15 установки числа неисправностей и поступает на вход элемента 13 задержки.The generator 1 of the tests begins to generate an input sequence of signals of the test being tested, which is fed simultaneously to the inputs of the
Блок 11 ввода неисправностей вводит в модель 2 объекта контроля новую случайно выбранную неисправность. Сигнал с выхода элемента 13 задержки поступает на генератор 1 тестов, для повторной генерации проверяемого теста.The
Далее процесс работы устройства повторяется.Next, the process of the device is repeated.
Если введенная в модель 2 объекта контроля неисправность не обнаруживается, то блок 12 управления получает сигнал для продолжения проверки не с выхода схемы 5 сравнения, а с выхода генератора 1 тестов после выработки всех сигналов теста.If the malfunction introduced into the
После проверки заданного числа неисправностей происходит переполнение счетчика 15 установки числа неисправностей, и сигнал с его выхода устанавливает в единичное состояние триггер 16 управления, запрещая прохождение сигналов через элемент И 17. Сигналы на пусковой вход генератора 1 тестов перестают поступать и формирование тестовых последовательностей прекращается.After checking the specified number of malfunctions, the
К этому времени на счетчике 7 числа обнаруженных неисправностей записано число m обнаруженных неисправностей, а на счетчике 8 числа введенных неисправностей - общее число n введенных неисправностей, на делителе 9 - относительное число q=m/n<1 обнаруженных неисправностей, определяющее полноту теста.By this time, on the
ИСТОЧНИКИ ИНФОРМАЦИИINFORMATION SOURCES
1. SU 519713, 1977.1. SU 519713, 1977.
2. SU 1605208, 1986.2. SU 1605208, 1986.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016117919A RU2631989C1 (en) | 2016-09-22 | 2016-09-22 | Device for diagnostic control of verification |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016117919A RU2631989C1 (en) | 2016-09-22 | 2016-09-22 | Device for diagnostic control of verification |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2631989C1 true RU2631989C1 (en) | 2017-09-29 |
Family
ID=60040671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016117919A RU2631989C1 (en) | 2016-09-22 | 2016-09-22 | Device for diagnostic control of verification |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2631989C1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1605208A1 (en) * | 1988-07-19 | 1990-11-07 | Предприятие П/Я А-3706 | Apparatus for forming control tests |
WO2000046704A2 (en) * | 1999-02-05 | 2000-08-10 | Tensilica, Inc. | Automated processor generation system and method for designing a configurable processor |
RU72773U1 (en) * | 2007-12-25 | 2008-04-27 | Открытое акционерное общество "Конструкторское бюро "Кунцево" | AUTOMATED CONTROL AND DIAGNOSTIC SYSTEM OF RADIO ELECTRONIC DEVICES "AC 5-2" |
RU2413976C1 (en) * | 2009-09-25 | 2011-03-10 | Открытое акционерное общество "Головной центр сервисного обслуживания и ремонта Концерна ПВО "Алмаз-Антей" "Гранит" | Method of creating control-diagnostic tests |
RU2455681C1 (en) * | 2010-12-09 | 2012-07-10 | Федеральное государственное унитарное предприятие научно-исследовательский институт "Субмикрон" | Fault-tolerant computing system with hardware-programmed function of fault-tolerance and dynamic reconfiguration |
RU141042U1 (en) * | 2014-01-09 | 2014-05-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ставропольский государственный аграрный университет" | DEVICE FOR DIAGNOSTIC CONTROL OF OBJECTS |
-
2016
- 2016-09-22 RU RU2016117919A patent/RU2631989C1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1605208A1 (en) * | 1988-07-19 | 1990-11-07 | Предприятие П/Я А-3706 | Apparatus for forming control tests |
WO2000046704A2 (en) * | 1999-02-05 | 2000-08-10 | Tensilica, Inc. | Automated processor generation system and method for designing a configurable processor |
RU72773U1 (en) * | 2007-12-25 | 2008-04-27 | Открытое акционерное общество "Конструкторское бюро "Кунцево" | AUTOMATED CONTROL AND DIAGNOSTIC SYSTEM OF RADIO ELECTRONIC DEVICES "AC 5-2" |
RU2413976C1 (en) * | 2009-09-25 | 2011-03-10 | Открытое акционерное общество "Головной центр сервисного обслуживания и ремонта Концерна ПВО "Алмаз-Антей" "Гранит" | Method of creating control-diagnostic tests |
RU2455681C1 (en) * | 2010-12-09 | 2012-07-10 | Федеральное государственное унитарное предприятие научно-исследовательский институт "Субмикрон" | Fault-tolerant computing system with hardware-programmed function of fault-tolerance and dynamic reconfiguration |
RU141042U1 (en) * | 2014-01-09 | 2014-05-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ставропольский государственный аграрный университет" | DEVICE FOR DIAGNOSTIC CONTROL OF OBJECTS |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3573751A (en) | Fault isolation system for modularized electronic equipment | |
US9460814B2 (en) | Memory tester design for soft error rate (SER) failure analysis | |
US9234938B2 (en) | Monitoring on-chip clock control during integrated circuit testing | |
US10598727B2 (en) | Identification of unknown sources for logic built-in self test in verification | |
US10739401B2 (en) | Logic built in self test circuitry for use in an integrated circuit with scan chains | |
RU2631989C1 (en) | Device for diagnostic control of verification | |
US10459029B2 (en) | On-chip clock control monitoring | |
JP2010091482A (en) | Semiconductor integrated circuit device and delay fault test method therefor | |
RU2659990C1 (en) | Digital four-channel relay with the reconstructive diagnostics function | |
US20160033571A1 (en) | Logic-built-in-self-test diagnostic method for root cause identification | |
Iliuţă et al. | Constraint random stimuli and functional coverage on mixed signal verification | |
Ebrahimi et al. | Testing for intermittent resistive faults in CMOS integrated systems | |
CN108845517A (en) | Anticoincidence circuit and pulse signal detection circuit | |
KR101619741B1 (en) | Apparatus for testing semiconductor chip having built-in test function | |
JPH05304477A (en) | Sampling circuit | |
RU2324213C1 (en) | Device for monitoring of radio-electronic installations | |
RU2475821C1 (en) | Method for preliminary assessment of quality of diagnostic tests | |
SU519713A1 (en) | Device for monitoring digital modules and quality control tests | |
SU600484A1 (en) | Multipoint monitoring adaptive device | |
SU1037259A1 (en) | Digital unit checking device | |
SU920733A1 (en) | Device for checking completness of tests | |
US20150309909A1 (en) | Electronic device and fault analysing method | |
SU805321A1 (en) | Device for detecting faults in switching units of digital integrating structures | |
SU634280A1 (en) | Arrangement for diagnosis of logic element faults | |
SU960826A1 (en) | Digital unit checking device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20180923 |