RU2577823C1 - Method of detecting potentially unsafe dress for hybrid microcircuits by thermostabilization - Google Patents
Method of detecting potentially unsafe dress for hybrid microcircuits by thermostabilization Download PDFInfo
- Publication number
- RU2577823C1 RU2577823C1 RU2014150971/28A RU2014150971A RU2577823C1 RU 2577823 C1 RU2577823 C1 RU 2577823C1 RU 2014150971/28 A RU2014150971/28 A RU 2014150971/28A RU 2014150971 A RU2014150971 A RU 2014150971A RU 2577823 C1 RU2577823 C1 RU 2577823C1
- Authority
- RU
- Russia
- Prior art keywords
- boards
- products
- burn
- acetone
- alcohol
- Prior art date
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
Description
Область техникиTechnical field
Заявленное изобретение относится к области радиоэлектронной техники и микроэлектроники, а также может использоваться в других областях техники и может быть использовано для термотренировки тонких пленок, нанесенных на диэлектрическую основу. Изготавливаемые платы широко используются в ракетно-космическом и наземном приборостроении, где предъявляются высокие требования по надежности.The claimed invention relates to the field of electronic equipment and microelectronics, and can also be used in other areas of technology and can be used for thermotraining thin films deposited on a dielectric base. The manufactured boards are widely used in rocket and space and ground instrumentation, where high reliability requirements are set.
Уровень техникиState of the art
Из уровня техники известен способ термостабилизации пековых волокон путем термообработки свежесформированных волокон на воздухе под воздействием электростатического поля при температуре 300°С в течение 2,5 часов (см. авторское свидетельство СССР на изобретение № 2001166, опубл.15.10.1993).The prior art method for thermal stabilization of pitch fibers by heat treatment of freshly formed fibers in air under the influence of an electrostatic field at a temperature of 300 ° C for 2.5 hours (see USSR author's certificate for invention No. 2001166, publ. 10.15.1993).
Недостатком данного способа является узкая направленность метода. Данный метод нельзя применить к пассивной части гибридных интегральных микросхем из-за высокой температуры обработки и низкой продолжительности процесса.The disadvantage of this method is the narrow focus of the method. This method cannot be applied to the passive part of hybrid integrated circuits due to the high processing temperature and low process time.
Из уровня техники известен способ испытания на стойкость к термоудару образцов многослойных печатных плат, заключающийся в том, что образец нагревают и фиксируют появление начального расслоения образца по скачкообразному изменению толщины (см. авторское свидетельство СССР на изобретение №1826019, опубл.07.07.1993).The prior art method for testing thermal shock resistance of samples of multilayer printed circuit boards, which consists in the fact that the sample is heated and the appearance of the initial stratification of the sample by abrupt change in thickness is recorded (see USSR author's certificate for invention No. 1826019, published July 7, 1993).
Недостатком данного метода является выработка ресурса изделия и выход его из строя, а не подготовка (термотренировка).The disadvantage of this method is the development of the resource of the product and its failure, and not the preparation (thermal training).
Из уровня техники известен метод термоциклирования керамических подложек с нанесенными тонкими пленками (см. авторское свидетельство СССР на изобретение №1588732, опубликован 30.08.1990), целью которого является повышение адгезионной прочности подложек с металлизированными слоями. В описании изобретения указано, что керамические подложки имеют дополнительное включения в состав 1% оксида рения и исследуется его влияние методами наработки на отказ (10000 часов при 350°С) и термоциклирование 40-50 раз в широком диапазоне температур -60 - +350°С.The prior art method for thermal cycling of ceramic substrates coated with thin films (see USSR author's certificate for invention No. 1588732, published 08/30/1990), the purpose of which is to increase the adhesion strength of substrates with metallized layers. In the description of the invention, it is indicated that ceramic substrates have additional inclusions in the composition of 1% rhenium oxide and its effect is studied by the MTBF (10000 hours at 350 ° C) and thermal cycling 40-50 times in a wide temperature range of -60 - + 350 ° C .
Недостатком метода является то, что основной целью изобретения является исследование влияния включения в состав керамической подложки оксида рения, а не влияние термоциклирования на металлизированные слои; также в описании изобретения не указаны точные режимы термоциклов (дан лишь широкий диапазон температур - 60 - +350°С).The disadvantage of this method is that the main objective of the invention is to study the effect of inclusion of rhenium oxide in the ceramic substrate, and not the effect of thermal cycling on metallized layers; also in the description of the invention the exact modes of thermal cycles are not indicated (only a wide temperature range is given - 60 - + 350 ° C).
Раскрытие изобретенияDisclosure of invention
Техническим результатом заявленного изобретения является возможность выявления потенциально ненадежных металлизированных тонкопленочных структур и скрытых дефектов микрополосковых плат по параметру межслоевой адгезии проводников методом термотренировки. Заявленное изобретение позволяет выявлять скрытые дефекты микрополосковых плат в процессе их изготовления, не допуская их выпуск и последующий монтаж, тем самым существенно снижая риск отказа изделия в составе аппаратуры.The technical result of the claimed invention is the ability to identify potentially unreliable metallized thin-film structures and latent defects of microstrip boards by the parameter of interlayer adhesion of conductors by thermal training. The claimed invention allows to detect hidden defects of microstrip boards in the manufacturing process, preventing their release and subsequent installation, thereby significantly reducing the risk of product failure in the equipment.
Технический результат заявленного изобретения достигается тем, что способ выявления потенциально ненадежных плат для гибридных интегральных микросхем с помощью термостабилизации включает следующие действия:The technical result of the claimed invention is achieved by the fact that the method of identifying potentially unreliable boards for hybrid integrated circuits using thermal stabilization includes the following steps:
- производят очистку поверхности плат методом протирки спиртом или ацетоном для обезжиривания поверхности;- clean the surface of the circuit board by rubbing with alcohol or acetone to degrease the surface;
- помещают изделия в камеру конвекционной печи так, чтобы у атмосферы был доступ к проводниковому слою платы;- place the products in the chamber of the convection oven so that the atmosphere has access to the conductive layer of the board;
- производят термотренировку изделий в атмосфере воздуха при температуре процесса 100-170°С в течение 85-340 часов;- perform thermal training of products in an air atmosphere at a process temperature of 100-170 ° C for 85-340 hours;
- по окончании термотренировки проверяют платы на адгезию липкой лентой с клеевым слоем;- at the end of thermal training, the boards are checked for adhesion with adhesive tape with an adhesive layer;
- производят очистку поверхности плат методом протирки спиртом или ацетоном от остатков клеевого слоя на платах;- clean the surface of the boards by rubbing with alcohol or acetone from the remnants of the adhesive layer on the boards;
- проводят внешний осмотр изделий с помощью микроскопа на предмет отслоения проводникового слоя.- conduct an external examination of products using a microscope for the detachment of the conductor layer.
При этом все операции с платами проводят в напальчниках, а протирка изделий проводится с помощью ватного тампона или чистой бязевой тряпочки.At the same time, all operations with the boards are carried out in fingertips, and the products are wiped using a cotton swab or a clean calico cloth.
Липкая лента должна соответствовать ГОСТ 20477 - 86.Adhesive tape must comply with GOST 20477 - 86.
Контроль адгезии методом испытания на отрыв элементов топологического рисунка лентой с липким слоем, интегральный метод, является одним из самых эффективных. Перед операцией плату необходимо протереть ватным тампоном, смоченным ацетоном. Отрезать ножницами полоску ленты с липким слоем размером, превышающим габариты платы, и плотно приклеить ленту к поверхности платы. Резко отделить ленту от платы, после чего произвести контроль внешнего вида плат под микроскопом при увеличении 16-32х. При визуальном контроле необходимо проконтролировать весь проводниковый слой платы и в случае отслоений изделие бракуется. The adhesion control by the method of peeling off the elements of the topological pattern with a tape with an adhesive layer, an integral method, is one of the most effective. Before the operation, the board must be wiped with a cotton swab moistened with acetone. Scissor cut a strip of tape with a sticky layer larger than the dimensions of the board, and stick the tape tightly to the surface of the board. Sharply separate the tape from the board, and then control the appearance of the boards under a microscope at a magnification of 16-32 x . During visual inspection, it is necessary to control the entire conductive layer of the board and in case of delamination, the product is rejected.
Операцию проводить в двух взаимно перпендикулярных направлениях.The operation is carried out in two mutually perpendicular directions.
Краткое описание чертежейBrief Description of the Drawings
Признаки и сущность заявленного изобретения поясняются в последующем детальном описании, иллюстрируемом графиком зависимостей, где показано следующее.The features and essence of the claimed invention are explained in the following detailed description, illustrated by a dependency graph, which shows the following.
На фиг. 1 представлен график зависимости процента вышедших из строя изделий в зависимости от времени, построенный на основании таблицы 1. Данный график иллюстрирует отношение количества забракованных плат в процессе термоиспытаний к общему количеству плат, подвергнутых термотренировке, выраженное в %; τ - время испытаний при заданной температуре в часах. Из полученных значений следует, что при достижении определённого значения времени испытания отход изделий в брак прекращается, то есть скрытый дефект потенциально ненадежных изделий полностью проявляется в определенном диапазоне времени.In FIG. 1 shows a graph of the percentage of failed products versus time, plotted on the basis of table 1. This graph illustrates the ratio of the number of rejected boards during thermal tests to the total number of boards subjected to thermal testing, expressed in%; τ is the test time at a given temperature in hours. From the obtained values it follows that when a certain value of the test time is reached, the waste of products to marriage ceases, that is, a hidden defect of potentially unreliable products is fully manifested in a certain time range.
Таблица 1. Зависимость О = ƒ(τ)Table 1. Dependence O = ƒ (τ)
Осуществление и примеры реализации заявленного изобретенияThe implementation and implementation examples of the claimed invention
Для проведения экспериментальных исследований в процессе работы использовались тестовые платы, не имеющие отклонения по номиналу резисторов, внешнему виду и адгезии. Количество тестовых плат - 110 шт.To conduct experimental research in the process, test boards were used that did not have deviations in the resistor rating, appearance and adhesion. The number of test boards - 110 pcs.
Практический эксперимент показал, что при увеличении температуры процесса уменьшается его время. Выбранная температура процесса T = 130°C. Выбор основан на температуре дубления защитного фотослоя, если на испытуемых платах присутствует нанесенный фоторезист, то он не будет поврежден.A practical experiment showed that as the temperature of the process increases, its time decreases. The selected process temperature is T = 130 ° C. The choice is based on the tanning temperature of the protective photo layer, if the tested photoresist is applied to the tested boards, it will not be damaged.
Практический эксперимент при T = 130°C показал, что метод термостабилизации многослойных металлизированных структур эффективен для определения потенциально ненадежных СВЧ плат по межслоевой адгезии. На основании полученных результатов можно сделать вывод, что оптимальное время термотренировки составляет 170 часов, а дальнейшее увеличение времени процесса не дает заметных результатов по выявлению скрытых дефектов.A practical experiment at T = 130 ° C showed that the method of thermal stabilization of multilayer metallized structures is effective for determining potentially unreliable microwave cards by interlayer adhesion. Based on the results obtained, it can be concluded that the optimal heat-up time is 170 hours, and a further increase in the process time does not give noticeable results in identifying hidden defects.
Способ выявления потенциально ненадежных плат для гибридных интегральных микросхем с помощью термостабилизации осуществляется следующим образом.A method for identifying potentially unreliable circuit boards for hybrid integrated circuits using thermal stabilization is as follows.
Все операции с платами проводят в напальчниках.All operations with boards are carried out in fingertips.
Перед началом процесса термотренировки испытуемые платы необходимо обезжирить спиртом или ацетоном, при этом протирка изделий проводится с помощью ватного тампона или чистой бязевой тряпочки. Далее помещают изделия в камеру конвекционной печи так, чтобы у атмосферы был доступ к проводниковому слою платы, то есть проводниковым слоем вверх.Before starting the thermal training process, the test boards must be degreased with alcohol or acetone, while the products are wiped using a cotton swab or a clean calico cloth. Next, place the products in the chamber of the convection oven so that the atmosphere has access to the conductive layer of the board, that is, the conductive layer up.
Запускается конвекционная печь. Температура термостабилизации плат не должна превышать 130°С в конвекционной печи в атмосфере цеха. Нагрев и охлаждение плат в конвекционной печи осуществляют со скоростью 3-4°С в минуту. По окончании термотренировки необходимо проверить платы на адгезию липкой лентой с клеевым слоем в двух взаимно перпендикулярных направлениях и произвести контроль внешнего вида плат под микроскопом при увеличении 16-32х. При визуальном контроле необходимо проконтролировать весь проводниковый слой платы и в случае отслоений изделие бракуется. The convection oven starts. The temperature of thermal stabilization of circuit boards should not exceed 130 ° C in a convection oven in the atmosphere of the workshop. Heating and cooling boards in a convection oven is carried out at a speed of 3-4 ° C per minute. At the end of thermal training, it is necessary to check the boards for adhesion with adhesive tape with an adhesive layer in two mutually perpendicular directions and control the appearance of the boards under a microscope at a magnification of 16-32 x . During visual inspection, it is necessary to control the entire conductive layer of the board and in case of delamination, the product is rejected.
Платы, прошедшие контроль адгезии, необходимо очистить от клеевого состава путем протирки и обезжиривания поверхности спиртом или ацетоном.Boards that have passed the adhesion control must be cleaned of the adhesive by wiping and degreasing the surface with alcohol or acetone.
Таким образом, заявленное изобретение позволяет выявлять скрытые дефекты микрополосковых плат в процессе их изготовления, не допуская их выпуск и последующий монтаж.Thus, the claimed invention allows to detect hidden defects of microstrip boards in the manufacturing process, preventing their release and subsequent installation.
Результаты обработки данным способом подтвердили качество и надежность обрабатываемых изделий, тем самым положительно оценив эффективность и целесообразность применения заявленного изобретения для создания радиоэлектронной аппаратуры ракетно-космической техники.The results of processing by this method confirmed the quality and reliability of the processed products, thereby positively evaluating the effectiveness and feasibility of using the claimed invention to create electronic equipment for rocket and space technology.
Claims (4)
- производят очистку поверхности плат методом протирки спиртом или ацетоном для обезжиривания поверхности;
- помещают изделия в камеру конвекционной печи так, чтобы у атмосферы был доступ к проводниковому слою платы;
- производят термотренировку изделий в атмосфере воздуха при температуре процесса 100-170°С в течение 85-340 ч;
- по окончании термотренировки проверяют платы на адгезию липкой лентой с клеевым слоем;
- производят очистку поверхности плат методом протирки спиртом или ацетоном от остатков клеевого слоя на платах;
- проводят внешний осмотр изделий с помощью микроскопа на предмет отслоения проводникового слоя.1. A method for identifying potentially unreliable circuit boards for hybrid integrated circuits using thermal stabilization, characterized in that:
- clean the surface of the circuit board by rubbing with alcohol or acetone to degrease the surface;
- place the products in the chamber of the convection oven so that the atmosphere has access to the conductive layer of the board;
- perform thermal training of products in an air atmosphere at a process temperature of 100-170 ° C for 85-340 hours;
- at the end of thermal training, the boards are checked for adhesion with adhesive tape with an adhesive layer;
- clean the surface of the boards by rubbing with alcohol or acetone from the remnants of the adhesive layer on the boards;
- conduct an external examination of products using a microscope for the detachment of the conductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014150971/28A RU2577823C1 (en) | 2014-12-17 | 2014-12-17 | Method of detecting potentially unsafe dress for hybrid microcircuits by thermostabilization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014150971/28A RU2577823C1 (en) | 2014-12-17 | 2014-12-17 | Method of detecting potentially unsafe dress for hybrid microcircuits by thermostabilization |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2577823C1 true RU2577823C1 (en) | 2016-03-20 |
Family
ID=55648027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014150971/28A RU2577823C1 (en) | 2014-12-17 | 2014-12-17 | Method of detecting potentially unsafe dress for hybrid microcircuits by thermostabilization |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2577823C1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6189120B1 (en) * | 1998-01-21 | 2001-02-13 | Micron Technology, Inc. | Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit |
| RU2230335C1 (en) * | 2002-10-21 | 2004-06-10 | Воронежский государственный технический университет | Procedure establishing potentially unreliable semiconductor devices |
| US6861860B2 (en) * | 2002-05-17 | 2005-03-01 | Stmicroelectronics, Inc. | Integrated circuit burn-in test system and associated methods |
| RU2269790C1 (en) * | 2004-10-06 | 2006-02-10 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Method for selecting integration circuits of increased reliability |
| RU2284042C1 (en) * | 2005-04-25 | 2006-09-20 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Method for providing for reliability of integration circuits in process of serial manufacture |
| RU2511633C2 (en) * | 2011-06-07 | 2014-04-10 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Method of screening low-quality semiconductor articles from batches of high-reliability articles |
-
2014
- 2014-12-17 RU RU2014150971/28A patent/RU2577823C1/en active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6189120B1 (en) * | 1998-01-21 | 2001-02-13 | Micron Technology, Inc. | Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit |
| US6861860B2 (en) * | 2002-05-17 | 2005-03-01 | Stmicroelectronics, Inc. | Integrated circuit burn-in test system and associated methods |
| RU2230335C1 (en) * | 2002-10-21 | 2004-06-10 | Воронежский государственный технический университет | Procedure establishing potentially unreliable semiconductor devices |
| RU2269790C1 (en) * | 2004-10-06 | 2006-02-10 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Method for selecting integration circuits of increased reliability |
| RU2284042C1 (en) * | 2005-04-25 | 2006-09-20 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Method for providing for reliability of integration circuits in process of serial manufacture |
| RU2511633C2 (en) * | 2011-06-07 | 2014-04-10 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Method of screening low-quality semiconductor articles from batches of high-reliability articles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8429960B2 (en) | Process for measuring an adhesion energy, and associated substrates | |
| Emersic et al. | Degradation of conformal coatings on printed circuit boards due to partial discharge | |
| RU2577823C1 (en) | Method of detecting potentially unsafe dress for hybrid microcircuits by thermostabilization | |
| JPH0611530A (en) | Method and apparatus for evaluating insulation reliability life of electronic parts | |
| RU2798440C1 (en) | Method for relieving internal stresses in thin films of the topology of microwave microstrip boards using vacuum annealing | |
| Emersic et al. | Degradation of printed circuit board coatings due to partial discharge | |
| Bulletti et al. | Surface resistivity characterization of new printed circuit board materials for use in spacecraft electronics | |
| CN111060530B (en) | Evaluation method for drilling quality of printed circuit board | |
| BOCZOR et al. | Approach on the prevention and methods of eliminating defects occurring in the selective coating process using a 1k material | |
| CN108181342B (en) | Flexible plate detection method | |
| JP2019033173A (en) | Corrosion resistant electronic substrate and coating composition used therefor | |
| CN114764055B (en) | A method for detecting heat resistance of polyimide substrate | |
| Seeling et al. | Conformal coating over no-clean flux | |
| Schmitt‐Thomas et al. | The influence of flux residues on the quality of electronic assemblies | |
| JP2011091162A (en) | Inspection method and inspection system for circuit board | |
| CN113419190B (en) | Method for detecting micro short circuit after laser cutting and application thereof | |
| Lea et al. | Controlling the Quality of Soldering of PTH Solder Joints | |
| Yang et al. | Reliability estimation and failure analysis of multilayer ceramic chip capacitors | |
| Teverovsky | Terminal Solder Dip Testing for Chip Ceramic and Tantalum Capacitors | |
| Montemayor | Effect of silicone conformal coating on surface insulation resistance (sir) for printed circuit board assemblies | |
| Pantazică et al. | Comparison between two Surface Insulation Resistance tests regarding different soldering techniques | |
| Yin | Evaluation on the Effectiveness of Removal VSON Package from FR4 Substrate Board | |
| CN119095279A (en) | Method for manufacturing protective film layer of circuit board and circuit board | |
| Pantazica et al. | Surface insulation resistance testing of solder pastes with protective coating | |
| Mc Brien et al. | Insulation resistance of dielectric materials under environmental testing |