RU2568323C2

RU2568323C2 - Digital-to-analogue converter and method for calibration thereof

Info

Publication number: RU2568323C2
Application number: RU2013136136/08A
Authority: RU
Inventors: Юрий Владимирович Агрич
Original assignee: Юрий Владимирович Агрич
Priority date: 2013-08-01
Filing date: 2013-08-01
Publication date: 2015-11-20
Also published as: RU2013136136A

Abstract

FIELD: physics, computer engineering.

SUBSTANCE: group of inventions relates to electronics and can be used in integrated circuits (IC) of digital-to-analogue converters (DAC). The device comprises a segmented N-bit DAC, which includes a K-bit DAC1 of higher-order bits, consisting of 2^K-1 identical segments, and an N-K-bit DAC0 of lower-order bits, connected to a common reference voltage source Vref and having a common output which forms the output of the DAC, a calibration unit comprising a DAC2 of a calibration current source, connected to the output of the DAC; the calibration unit determines codes of the DAC2 which supplement the current of each segment of the DAC1 to the current of the reference segment at the calibration step, and during operation transmits to the DAC2 error compensation codes of the DAC1, calculated for each value of the higher-order bit code based on codes of the DAC2, determined during calibration.

EFFECT: improved integral nonlinearity and differential nonlinearity of a DAC IC owing to use of automatic calibration.

6 cl, 9 dwg

Description

Изобретение относится к электронике и может быть использовано в интегральных схемах (ИС) цифро-аналоговых преобразователей (ЦАП).The invention relates to electronics and can be used in integrated circuits (ICs) of digital-to-analog converters (DACs).

Цель изобретения - улучшение интегральной нелинейности (INL) и дифференциальной нелинейности (DNL) ИС ЦАП использованием калибровки.The purpose of the invention is the improvement of integral nonlinearity (INL) and differential nonlinearity (DNL) of the DAC ICs using calibration.

Известны, например, схемы ЦАП с калибровкой по патентам США US 5451946, US 7468686 B2, US 8089380 B2.Known, for example, DAC circuits with calibration according to US patents US 5451946, US 7468686 B2, US 8089380 B2.

Основой этих схем являются различные схемы и способы реализации компенсации или калибровки ошибок ЦАП для улучшения их точностных параметров, таких как интегральная и дифференциальная нелинейность.The basis of these schemes are various schemes and methods for implementing compensation or calibration of DAC errors to improve their accuracy parameters, such as integral and differential nonlinearity.

В патенте США US 5451946 (М. кл. H03M 1/06, пр. 28.01.1993 г., опубл. 19.09.1995 г.) предлагается ЦАП с калибровкой, включающий ЦАП старших разрядов (грубый) и младших разрядов (точный), аналоговый сумматор напряжений двух ЦАП, 16-разрядный АЦП, формирующий цифровой код, соответствующий выходному напряжению ЦАП, цифровой контроллер, рассчитывающий коды ошибок ЦАП по цифровым кодам АЦП, и блок хранения кодов ошибок, управляющий ЦАП младших разрядов. В этой схеме цифровой контроллер по выходному напряжению ЦАП, оцифрованному АЦП, вычисляет ошибки ЦАП и формирует таблицу входных кодов ЦАП младших разрядов, устраняющих вычисленные ошибки ЦАП. Основным недостатком такого ЦАП является его сложность, поскольку требуются прецизионный АЦП с разрядностью и точностью лучше, чем разрядность и точность, требуемые для ЦАП.In US patent US 5451946 (M. CL H03M 1/06, pr. 28.01.1993, publ. 09/19/1995) offers a DAC with calibration, including DAC high-order (coarse) and low-order (accurate), an analog voltage adder for two DACs, a 16-bit ADC that generates a digital code corresponding to the output voltage of the DAC, a digital controller that calculates the error codes of the DAC using the digital codes of the ADC, and an error code storage unit that controls the low-order DACs. In this scheme, the digital controller calculates the DAC errors by the output voltage of the DAC digitized by the ADC and generates a table of the DAC input codes for the lower digits that eliminate the calculated DAC errors. The main disadvantage of such a DAC is its complexity, since a precision ADC with bit depth and accuracy is better than the bit depth and accuracy required for a DAC.

Часто для улучшения точностных параметров и быстродействия в ЦАП используется сегментирование K-старших разрядов, заключающееся в замене обычно используемых K-двоично-взвешенных старших разрядов на 2^K-1 одинаковых сегментов, управляемых термометрическим кодом. В ЦАП с сегментированием K-старших разрядов требования к допустимой ошибке согласования сегментов уменьшаются в K^0,5 раз, однако и этого недостаточно для реализации высокоразрядных (16-18 бит) ЦАП.Often, to improve accuracy parameters and speed, DACs use K-high-order segmentation, which consists in replacing commonly used K-binary-weighted high-order bits with 2 ^K -1 identical segments controlled by a thermometric code. In DACs with segmentation of K-high bits, the requirements for an acceptable segment matching error are reduced by a factor of K ^0.5 , but this is not enough to implement high-bit (16-18 bits) DACs.

В ЦАП по патенту США US 7468686 B2 (М. кл. H03M 1/10, пр. 06.02.2007 г., опубл. 23.12.2008 г.) для улучшения точностных параметров используется калибровка, устраняющая ошибки согласования сегментов в сегментированном ЦАП. Рассматривается известный сегментированный K-разрядный ЦАП, включающий 2^K-1 одинаковых сегментов, состоящих из резистора и ключа. Один из выводов резисторов всех сегментов объединен и образует выход ЦАП, а второй подключен к ключу, коммутирующему резисторы сегментов к источнику опорного напряжения (Vref), или земле (Gnd) в соответствии с входным цифровым кодом. Ошибки согласования суммы сопротивлений резистора и ключа для разных сегментов приводят к ошибкам напряжения на выходе ЦАП, ухудшающим INL и DNL. Отметим, что в описанном ЦАП к ошибкам линейности приведет и зависимость сопротивления ключа от потенциала, к которому коммутируется сегмент (Vref или Gnd). В предложенном ЦАП калибровка реализуется двумя 8 бит ЦАПами калибровки, управляемыми цифровыми кодами, хранящимися в программируемой памяти ROM (Read Only Memory). Первый ЦАП калибровки подключен к резистору первого сегмента, а второй - к резистору последнего сегмента. ЦАПы калибровки изменяют сопротивления первого и последнего сегментов, так чтобы согласовать суммарное сопротивление всех сегментов, подключенных к земле с суммарным сопротивлением всех сегментов, подключенных к Vref, при заданном значении входного кода ЦАП.In the DAC of US Pat. No. 7,468,686 B2 (M. cl. H03M 1/10, February 6, 2007, published December 23, 2008), calibration is used to improve the accuracy parameters, eliminating segment matching errors in a segmented DAC. We consider a well-known segmented K-bit DAC, including 2 ^K -1 identical segments consisting of a resistor and a key. One of the terminals of the resistors of all segments is combined and forms the output of the DAC, and the second is connected to a key that switches the resistors of the segments to a voltage reference (Vref), or ground (Gnd) in accordance with the input digital code. Errors of matching the sum of the resistances of the resistor and switch for different segments lead to voltage errors at the output of the DAC, worsening INL and DNL. Note that in the described DAC, the dependence of the key resistance on the potential to which the segment is switched (Vref or Gnd) will also lead to linear errors. The proposed DAC calibration is implemented by two 8-bit DAC calibration, controlled by digital codes stored in programmable ROM (Read Only Memory). The first calibration DAC is connected to the resistor of the first segment, and the second to the resistor of the last segment. Calibration DACs change the resistances of the first and last segments so as to match the total resistance of all segments connected to ground with the total resistance of all segments connected to Vref for a given value of the DAC input code.

Процедура калибровки включаетCalibration Procedure Includes

- определение ошибок ЦАП, например ошибок линейности, при каждом значении входного кода;- determination of DAC errors, for example linearity errors, for each value of the input code;

- генерацию и запись (программирование) в ROM цифровых кодов калибровки, компенсирующих ошибки линейности, для каждого значении входного кода.- generation and recording (programming) in ROM of digital calibration codes that compensate for linear errors for each value of the input code.

При работе ЦАП из ROM на входы ЦАПов калибровки подают цифровые коды компенсации ошибки линейности, соответствующие текущим значениям входного кода.During operation of the DAC from ROM, digital linearity error compensation codes corresponding to the current values of the input code are fed to the inputs of the calibration DACs.

Основным недостатком предложенных схемы и способа калибровки ЦАП является необходимость предварительного измерения ошибок линейности ЦАП внешним измерителем, а также генерацию и запись в ROM кодов калибровки. Процедура измерения и записи в ROM кодов проводится изготовителем ЦАП, имеющим измеритель соответствующей точности, однократно для фиксированных условий измерения. При этом ошибки ЦАП, возникающие при последующей эксплуатации вследствие временного или температурного дрейфов сопротивлений резисторов и (или) ключей, а также зависимости сопротивлений ключей от напряжения питания или Vref, уже не могут быть устранены.The main disadvantage of the proposed DAC calibration scheme and method is the need for preliminary measurement of DAC linearity errors by an external meter, as well as the generation and recording of calibration codes in ROM. The measurement and recording procedure in ROM codes is carried out by the DAC manufacturer having a meter of the corresponding accuracy, once for fixed measurement conditions. In this case, the DAC errors that arise during subsequent operation due to temporary or temperature drifts of the resistances of resistors and (or) keys, as well as the dependence of the key resistances on the supply voltage or Vref, can no longer be eliminated.

В патенте США «Current compensation for digital-to-analog converter» US 7564385 B2 (M. кл. H03M 1/06, пр. 18.10.2007 г., опубл. 21.07.2009 г.) для устранения нелинейности, вызванной кодозависимым током, протекающим через сегментированный резистивный делитель ЦАП, предложено использовать компенсирующий токовый ЦАП. Компенсирующий ЦАП для каждого значения входного кода потребляет от источника Vref ток, дополняющий ток, протекающий через сегментированный резистивный делитель, до его максимального значения, и тем самым обеспечивает постоянство суммарного тока от источника Vref и устраняет описанную составляющую нелинейности. Поскольку величина тока, протекающего через сегментированный резистивный делитель ЦАП, детерминирована сопротивлением резисторов, опорным напряжением и входным кодом, величина требуемого тока компенсации также детерминирована для каждого входного кода и может быть задана при проектировании ЦАП. Отметим, что компенсирующий токовый ЦАП позволяет устранить или уменьшить любые детерминированные конструкцией и известные на этапе проектирования погрешности сегментированного ЦАП, например нелинейность, вызванную зависимостью сопротивления резисторов от напряжения. Недостатком предложенного решения является невозможность устранения погрешностей ЦАП, вызванных случайными отклонениями сопротивлений резисторов при изготовлении (далее будем называть данный вид погрешностей общепринятым в технической литературе термином «mismatch»).In the US patent "Current compensation for digital-to-analog converter" US 7564385 B2 (M. CL H03M 1/06, pr. 18.10.2007, publ. 21.07.2009) to eliminate non-linearity caused by code-dependent current flowing through a segmented resistive DAC divider, it is proposed to use a compensating current DAC. The compensating DAC for each value of the input code consumes current from the Vref source, supplementing the current flowing through the segmented resistive divider, to its maximum value, and thereby ensures that the total current from the Vref source is constant and eliminates the described non-linearity component. Since the current flowing through the segmented resistive divider of the DAC is determined by the resistance of the resistors, the reference voltage, and the input code, the value of the required compensation current is also determined for each input code and can be specified during the design of the DAC. Note that the compensating current DAC makes it possible to eliminate or reduce any errors in the segmented DAC determined by the design and known at the design stage, for example, nonlinearity caused by the dependence of the resistance of resistors on voltage. The disadvantage of the proposed solution is the impossibility of eliminating the DAC errors caused by random deviations of the resistors' resistors during manufacture (hereinafter, we will call this type of error the term “mismatch” generally accepted in the technical literature).

Наиболее близкой к заявляемой является схема ЦАП по патенту США «Voltage mode DAC with calibration circuit using current mode DAC and ROM lookup» US 8089380 B2 (M. кл. H03M 1/10, пр. 22.10.2009 г., опубл. 03.01.2012 г.), представленная на Фиг.1а, 1б.Closest to the claimed is the DAC circuit according to the US patent "Voltage mode DAC with calibration circuit using current mode DAC and ROM lookup" US 8089380 B2 (M. CL H03M 1/10, pr. 22.10.2009, publ. 03.01. 2012), presented on Figa, 1b.

Схема включает ЦАП с выходом по напряжению 100 и блок калибровки 150, подключенные к входам опорного напряжения высокого Vrefh 105 и низкого Vrefl 106 уровней. Блок калибровки содержит ЦАП с токовым выходом 151, управляемый генератором кодов калибровки 155. Входной код Din 102 поступает на входы ЦАП 100 и генератора кодов калибровки 155. ЦАП калибровки 151 формирует ток калибровки Ical 159, подаваемый на ЦАП 100.The circuit includes a DAC with a voltage output of 100 and a calibration unit 150 connected to the inputs of the reference voltage of high Vrefh 105 and low Vrefl 106 levels. The calibration unit contains a DAC with current output 151 controlled by a generator of calibration codes 155. The input code Din 102 is supplied to the inputs of the DAC 100 and the generator of calibration codes 155. The calibration DAC 151 generates a calibration current Ical 159 supplied to the DAC 100.

Предложена часто используемая схема ЦАП с выходом по напряжению 100 на основе коммутируемого резистивного делителя, включающая сегментированный K-разрядный ЦАП1 110 (Фиг.1б) из 2^K-1 одинаковых сегментов и N-K-разрядный ЦАП0 120 на основе R2R резистивного делителя. Сегменты ЦАП1 состоят из резистора 111 и ключа 113. Один из выводов резисторов всех сегментов объединен и образует выход ЦАП 109, второй подключен к ключу 113, коммутирующему резисторы сегментов к высокому (Vrefh) 105 или низкому (Vrefl) 106 входам опорного напряжения в соответствии с входным кодом ЦАП Din 102. Двоично-взвешенные разряды R2R ЦАП0 образованы резисторами 121 и 122 с сопротивлениями 2R и R соответственно и ключами 123. Выходы ЦАП0 и ЦАП1 объединены и образуют выход ЦАП 109, на котором формируется напряжение, пропорциональное величине Din. Как уже отмечалось, ошибки согласования суммы сопротивлений резистора и ключа в разных сегментах приводят к ошибкам напряжения на выходе ЦАП, ухудшающим INL и DNL. Для компенсации ошибок согласования сопротивлений сегментов предложен токовый ЦАП калибровки 151, подающий на ЦАП 100 ток калибровки Ical 159, причем ток Ical может подаваться как на объединенный выход ЦАП0 и ЦАП1, так и во внутренние узлы ЦАП0 между резисторами цепи R. Ток калибровки Ical пропорционален коду, задаваемому генератором кодов калибровки 155 для каждого значения кода K-старших разрядов 103 входного кода ЦАП. Ток калибровки формируется источниками тока ЦАПа калибровки 151 от источников питания Vdd 152 и Vss 153, которые должны иметь потенциалы выше Vrefh и ниже Vrefl соответственно для обеспечения постоянного тока калибровки при изменении потенциала на Vout в диапазоне от Vrefh до Vrefl. Отметим, что для корректной калибровки масштаб тока калибровки должен быть строго согласован с масштабом тока опорного источника, протекающего через резистивный делитель ЦАП, во всех требуемых условиях эксплуатации: в диапазоне рабочих напряжений питания и опорного источника, а также в диапазоне температур. Это достигается конструкцией ЦАПа калибровки, задающего масштаб ток калибровки в виде фиксированной доли от величины (Vrefh-Vrefl)/2R, где 2R - сопротивление сегмента ЦАП1.A frequently used DAC circuit with a voltage output of 100 based on a switched resistive divider is proposed, including a segmented K-bit DAC1 110 (Fig.1b) of 2 ^K -1 identical segments and an NK-bit DAC0 120 based on R2R resistive divider. The DAC1 segments consist of a resistor 111 and a key 113. One of the terminals of the resistors of all segments is combined and forms the output of the DAC 109, the second is connected to the key 113, which switches the segment resistors to the high (Vrefh) 105 or low (Vrefl) 106 voltage reference inputs in accordance with DAC input code Din 102. The binary-weighted bits R2R of DAC0 are formed by resistors 121 and 122 with resistances 2R and R, respectively, and keys 123. The outputs of DAC0 and DAC1 are combined and form the output of DAC 109, on which a voltage proportional to Din is generated. As already noted, the matching errors of the sum of the resistances of the resistor and the key in different segments lead to voltage errors at the output of the DAC, worsening INL and DNL. To compensate for errors in matching the resistances of the segments, a calibration DAC 151 is proposed, which supplies the Ical 159 calibration current to the DAC 100, and the Ical current can be supplied both to the combined output of the DAC0 and DAC1, and to the internal DAC0 nodes between the circuit resistors R. The calibration current Ical is proportional to the code set by the generator of calibration codes 155 for each code value of K-high order bits 103 of the input code of the DAC. The calibration current is generated by the calibration DAC current sources 151 from the Vdd 152 and Vss 153 power sources, which must have potentials above Vrefh and below Vrefl, respectively, to provide a constant calibration current when the potential changes to Vout in the range from Vrefh to Vrefl. Note that for correct calibration, the scale of the calibration current must be strictly consistent with the current scale of the reference source flowing through the DAC resistive divider, in all required operating conditions: in the range of operating supply voltages and the reference source, as well as in the temperature range. This is achieved by the construction of the DAC calibration, which sets the scale of the calibration current in the form of a fixed fraction of the value (Vrefh-Vrefl) / 2R, where 2R is the resistance of the segment of DAC1.

Процедура калибровки в предлагаемом ЦАП аналогична уже описанной калибровке ЦАП по патенту США US 7468686 B2 и включает:The calibration procedure in the proposed DAC is similar to the already described calibration of the DAC according to US patent US 7468686 B2 and includes:

Соответственно аналогичны и недостатки такой калибровки, а именно необходимость предварительного измерения ошибок линейности ЦАП внешним измерителем, а также генерацию и запись в ROM кодов калибровки. Процедура измерения и записи в ROM кодов также проводится изготовителем ЦАП, имеющим измеритель соответствующей точности, однократно для фиксированных условий измерения. При этом ошибки ЦАП, возникающие при последующей эксплуатации вследствие временного или температурного дрейфов сопротивлений резисторов и (или) ключей, а также зависимости сопротивлений ключей от напряжения питания или Vref уже не могут быть устранены.Accordingly, the disadvantages of such calibration are similar, namely, the need for preliminary measurement of linearity errors of the DAC by an external meter, as well as the generation and recording of calibration codes in ROM. The measurement procedure and recording in ROM codes is also carried out by the DAC manufacturer, having a meter of the corresponding accuracy, once for fixed measurement conditions. In this case, DAC errors that occur during subsequent operation due to temporary or temperature drifts of the resistances of resistors and (or) keys, as well as the dependence of the key resistances on the supply voltage or Vref, can no longer be eliminated.

Целью изобретения является улучшение INL и DNL ИС ЦАП использованием автоматической калибровки (далее автокалибровки).The aim of the invention is to improve the INL and DNL of the DAC ICs using automatic calibration (hereinafter autocalibration).

Поставленная цель достигается тем, что в сегментированном N-разрядном ЦАП, включающем K-разрядный ЦАП1 старших разрядов, состоящий из 2^K-1 одинаковых сегментов, и N-K-разрядный ЦАП0 младших разрядов, подключенные к общему источнику опорного напряжения Vref и имеющие общий выход, образующий выход ЦАП, блок калибровки, содержащий ЦАП2 источника тока калибровки, подключенного к выходу ЦАП, блок калибровки определяет коды ЦАП2, дополняющие ток каждого сегмента ЦАП1 до тока опорного сегмента в стадии калибровки, а при работе подает на ЦАП2 коды компенсации ошибок ЦАП1, вычисленные для каждого значения кода старших разрядов по кодам ЦАП2, определенным при калибровке.This goal is achieved by the fact that in a segmented N-bit DAC, including a K-bit DAC1 high order bits, consisting of 2 ^K -1 identical segments, and an NK-bit DAC0 low order bits connected to a common voltage reference Vref and having a common output, forming a DAC output, a calibration unit containing the DAC2 of the calibration current source connected to the DAC output, the calibration unit determines the DAC2 codes, supplementing the current of each segment of the DAC1 to the current of the reference segment in the calibration stage, and during operation provides compensation codes to the DAC2 error codes of DAC1 calculated for each value of the high order code using DAC2 codes determined during calibration.

В частном случае исполнения поставленная цель достигается тем, что в сегментированном N-разрядном ЦАП, включающем K-разрядный ЦАП1 старших разрядов, состоящий из 2^K-1 одинаковых сегментов, и N-K-разрядный ЦАП0 младших разрядов, подключенные к общему источнику опорного напряжения Vref и имеющие общий выход, образующий выход ЦАП, блок калибровки, содержащий ЦАП2 источника тока калибровки, подключенного к выходу ЦАП, сегмент ЦАП1 включает резистор 2R, соединенный с выходом и ключом, коммутирующим его к источнику Vref или земле, ЦАП0 включает R-2R резистивный делитель и ключи, коммутирующие резисторы 2R к Vref или земле, опорный сегмент образован делителем из резистора 2R, подключенного к Vref и подключенного к земле резистора с сопротивлением, большим 2R/(2^K-1), а блок калибровки включает компаратор напряжения (КН) выхода ЦАП и средней точки делителя опорного сегмента и в стадии калибровки поочередно подключает один из сегментов ЦАП1 к Vref.In the particular case of execution, the goal is achieved by the fact that in a segmented N-bit DAC, including a K-bit DAC1 of the upper bits, consisting of 2 ^K -1 identical segments, and an NK-bit DAC0 of the lower bits, connected to a common reference voltage source Vref and having a common output forming the output of the DAC, a calibration unit containing the DAC2 of the calibration current source connected to the output of the DAC, the DAC1 segment includes a 2R resistor connected to the output and a key switching it to the Vref source or ground, DAC0 includes an R-2R resistor a divider and switches 2R resistors to Vref or ground, the reference segment is formed by a 2R resistor connected to Vref and a resistor with a resistance greater than 2R / (2 ^K -1) connected to ground, and the calibration unit includes a voltage comparator (KN ) the output of the DAC and the midpoint of the divider of the reference segment and in the calibration stage alternately connects one of the segments of the DAC1 to Vref.

В другом частном случае исполнения поставленная цель достигается тем, что в сегментированном N-разрядном ЦАП, включающем K-разрядный ЦАП1 старших разрядов, состоящий из 2^K-1 одинаковых сегментов, и N-K-разрядный ЦАП0 младших разрядов, подключенные к общему источнику опорного напряжения Vref и имеющие общий выход, образующий выход ЦАП, блок калибровки, содержащий ЦАП2 источника тока калибровки, подключенного к выходу ЦАП, сегмент ЦАП1 включает источник тока и ключ, коммутирующий его на выход или землю, ЦАП0 включает N-K двоично-взвешенных источников тока и ключи, коммутирующие выходы источников тока на выход или землю, опорный сегмент образован источником тока, большего тока сегмента ЦАП1, а блок калибровки включает компаратор напряжения (КН) выхода ЦАП и выхода опорного сегмента и в стадии калибровки поочередно подключает один из сегментов ЦАП1 к выходу.In another particular case of execution, the goal is achieved by the fact that in a segmented N-bit DAC, including a K-bit DAC1 high order bits, consisting of 2 ^K -1 identical segments, and an NK-bit DAC0 low order bits connected to a common voltage reference source Vref and having a common output forming the DAC output, a calibration unit containing DAC2 of a calibration current source connected to the DAC output, DAC1 segment includes a current source and a key switching it to the output or ground, DAC0 includes NK binary-weighted sources current and keys switching the outputs of the current sources to the output or ground, the reference segment is formed by a current source, a larger current of the DAC1 segment, and the calibration unit includes a voltage comparator (KN) of the DAC output and the output of the reference segment and, in the calibration stage, alternately connects one of the DAC1 segments to exit.

Поставленная цель достигается также тем, что в способе калибровки сегментированного N-разрядного ЦАП, включающем калибровку ошибок сегментов K-разрядного ЦАП1, в стадии калибровки поочередно включают каждый из 2^K-1 сегментов ЦАП1, определяют коды ЦАП2, дополняющие ток каждого сегмента ЦАП1 до тока опорного сегмента, и вычисляют коды ЦАП2, соответствующие току компенсации ошибки ЦАП1 для каждого значения K-разрядного кода, причем коды ЦАП2, соответствующие токам компенсации ошибок ЦАП1, вычисляют суммированием кодов компенсации ошибок сегментов ЦАП1, определенных по кодам, дополняющим ток каждого сегмента до тока опорного сегмента, и кодов компенсации погрешностей калибровки.This goal is also achieved by the fact that in the method of calibrating a segmented N-bit DAC, including calibrating the errors of the segments of the K-bit DAC1, each of the 2 ^K -1 segments of DAC1 are alternately turned on in the calibration stage, DAC2 codes are determined that supplement the current of each DAC1 segment to the current reference segment, and DAC2 codes corresponding to DAC1 error compensation current for each value of the K-bit code are calculated, DAC2 codes corresponding to DAC1 error currents are calculated by summing segment error compensation codes s DAC1 identified by codes, each segment complementing a current to the reference current segment and compensation codes calibration errors.

В частном случае поставленная цель достигается тем, что в способе калибровки сегментированного N-разрядного ЦАП, включающем калибровку ошибок сегментов K-разрядного ЦАП1, коды компенсации погрешностей калибровки включают коды компенсации систематических погрешностей калибровки от воздействия факторов, отсутствующих в стадии калибровки.In the particular case, the goal is achieved by the fact that in the method of calibrating a segmented N-bit DAC, which includes calibrating the error segments of the K-bit DAC1, the codes for compensating calibration errors include codes for compensating for systematic calibration errors from factors not present in the calibration stage.

В другом частном случае поставленная цель достигается тем, что в способе калибровки сегментированного N-разрядного ЦАП, включающем калибровку ошибок сегментов K-разрядного ЦАП1, коды компенсации погрешностей калибровки включают также коды компенсации случайных погрешностей калибровки, возникших в процессе калибровки.In another particular case, the goal is achieved by the fact that in the method of calibrating a segmented N-bit DAC, which includes calibrating segment errors of the K-bit DAC1, the error compensation codes for calibration errors also include compensation codes for random calibration errors that occurred during the calibration process.

Сущность изобретения поясняется чертежами:The invention is illustrated by drawings:

На Фиг.1 представлены блок схема (а) и схема (б) ЦАП с калибровкой по прототипу.Figure 1 presents the block circuit (a) and circuit (b) of the DAC with calibration according to the prototype.

На Фиг.2 представлена блок схема заявляемого сегментированного ЦАП с калибровкой по пп.1, 2, 3, 4 Формулы.Figure 2 presents a block diagram of the inventive segmented DAC with calibration according to claims 1, 2, 3, 4 of the Formula.

На Фиг.3 представлена схема заявляемого ЦАП с калибровкой на основе сегментированного резистивного делителя по пп.1, 2, 4 Формулы.Figure 3 presents a diagram of the inventive DAC with calibration based on a segmented resistive divider according to claims 1, 2, 4 of the Formula.

На Фиг.4 представлена схема заявляемого сегментированного ЦАП с калибровкой на основе источников тока по пп.1, 3, 4 Формулы.Figure 4 presents a diagram of the inventive segmented DAC with calibration based on current sources according to claims 1, 3, 4 of the Formula.

На Фиг.5 представлена схема организации автокалибровки в заявляемом ЦАП на основе сегментированного резистивного делителя по пп.1, 2, 4 Формулы.Figure 5 presents a diagram of the organization of auto-calibration in the inventive DAC based on a segmented resistive divider according to claims 1, 2, 4 of the Formula.

На Фиг.6 представлен ЦАП калибровки для заявляемого ЦАП.Figure 6 presents the DAC calibration for the inventive DAC.

На Фиг.7 представлены измеренные INL тестовых 16 бит ЦАП с сегментированным резистивным делителем по пп.2, 4 Формулы до и после калибровки.Figure 7 presents the measured INL of the test 16 bit DAC with a segmented resistive divider according to claims 2, 4 of the Formula before and after calibration.

Рассмотрим устройство и работу заявляемого ЦАП с калибровкой.Consider the device and the operation of the claimed DAC with calibration.

Блок схема заявляемого N-разрядного ЦАП представлена на Фиг.2. ЦАП включает сегментированный ЦАП1 K-старших разрядов 210 и R2R ЦАП0 N-K-младших разрядов 220 с общим выходом Vout 209, а также блок калибровки 250, задающий на выход ЦАП 209 ток калибровки Ical 259, формируемый для каждого значения K-разрядного кода старших разрядов. ЦАП0, ЦАП1 и блок калибровки используют общий источник опорного напряжения, подключаемый к входам опорного напряжения высокого уровня Vrefh 205 и низкого уровня Vrefl 206. К-старших бит входного N-разрядного кода ЦАП Din 202 поступают на цифровые входы ЦАП1 и блока калибровки, а N-K-младших бит поступают на цифровые входы ЦАП0.The block diagram of the inventive N-bit DAC is presented in Figure 2. The DAC includes a segmented DAC1 of K-high bits 210 and R2R DAC0 of N-K-low bits 220 with a common output Vout 209, as well as a calibration block 250, which sets the calibration current Ical 259 to the output of DAC 209, which is generated for each value of the K-bit code of the high bits. DAC0, DAC1, and the calibration unit use a common reference voltage source connected to the Vrefh 205 and low level Vrefl 206 reference voltage inputs. The K-high bits of the input N-bit code of the DAC Din 202 are fed to the digital inputs of DAC1 and the calibration unit, and NK -Low bits go to the digital inputs of the DAC0.

Более подробная схема заявляемого по пп.1, 2, 4 Формулы N-разрядного ЦАП представлена на Фиг.3. Отметим, что в частном случае исполнения по п.2 Формулы ЦАП выполнен на основе резистивного делителя, а в качестве низкого уровня опорного напряжения принята земля. Схема ЦАП включает сегментированный ЦАП1 K-старших разрядов 310 и R2R ЦАП0 N-K-младших разрядов 320 с общим выходом Vout 309, а также блок калибровки 350, задающий на выход ЦАП 309 ток калибровки Ical 359, формируемый для каждого значения K-разрядного кода старших разрядов. ЦАП0, ЦАП1 и блок калибровки используют общий источник опорного напряжения, подключаемый между входом опорного напряжения Vref 305 и выводом земли Gnd 306. К старших бит 303 входного N-разрядного кода ЦАП Din 302 поступают на цифровые входы ЦАП1 и блока калибровки, а N-K-младших бит 304 поступают на цифровые входы ЦАП0. Сегментированный ЦАП1 включает 2^K-1 одинаковых сегментов, состоящих из резистора с сопротивлением 2R 311 и КМОП ключа 313. Один из выводов резисторов 311 всех сегментов объединен и образует выход ЦАП1, а второй подключен к ключу 313, коммутирующему сегмент к входу Vref 305 или земле Gnd 306 в соответствии с значением K-старших бит 303 входного кода. ЦАП0 320 включает N-K-двоично-взвешенных разрядов R2R резистивного делителя, состоящего из последовательно включенных резисторов с сопротивлением R 322 и резисторов с сопротивлением 2R 321, один из выводов которых подключен к узлам цепи резисторов R, а второй подключен к ключу 323, коммутирующему резистор 321 к входу Vref 305 или земле Gnd 306 в соответствии с значением N-K младших бит 304 входного кода. На выходе ЦАП 309 формируется напряжение Vout, пропорциональное входному коду Din 302. Блок калибровки 350 включает ЦАП2 351 с токовым выходом, являющийся источником тока калибровки Ical 359, задаваемого на выход ЦАП 309 от источника питания Vcc 352. Масштаб тока калибровки Ical задается источником опорного напряжения Vref.A more detailed diagram of the claimed in claims 1, 2, 4 of the Formula of the N-bit DAC is presented in Figure 3. Note that in the particular case of execution according to claim 2, the DAC formulas are made on the basis of a resistive divider, and the earth is accepted as a low level of the reference voltage. The DAC circuit includes a segmented DAC1 of K-high digits 310 and R2R DAC0 of NK-low digits 320 with a common output Vout 309, as well as a calibration unit 350 that sets the calibration current Ical 359 to the output of DAC 309, which is generated for each value of the K-bit code of the upper digits . DAC0, DAC1, and the calibration block use a common reference voltage source connected between the Vref 305 reference voltage input and the Gnd 306 ground terminal. Din 302 DACs go to the digital inputs of DAC1 and the calibration block to the high-order bits 303 of the input N-bit code, and NK junctions bit 304 goes to the digital inputs of the DAC0. The segmented DAC1 includes 2 ^K −1 identical segments, consisting of a resistor with a resistance of 2R 311 and a CMOS key 313. One of the terminals of the resistors 311 of all segments is combined and forms the output of DAC1, and the second is connected to a key 313 that switches the segment to Vref 305 or ground Gnd 306 according to the value of the K-most significant bits 303 of the input code. DAC0 320 includes NK binary-weighted bits R2R of a resistive divider, consisting of series-connected resistors with a resistance of R 322 and resistors with a resistance of 2R 321, one of the terminals of which is connected to the nodes of the resistor circuit R, and the second is connected to a switch 323 that switches the resistor 321 to input Vref 305 or ground Gnd 306 in accordance with the value NK of the lower bits 304 of the input code. A voltage Vout is generated at the output of the DAC 309, proportional to the input code Din 302. The calibration unit 350 includes a DAC 351 with a current output, which is the source of the calibration current Ical 359, which is set to the output of the DAC 309 from the Vcc 352 power supply. The calibration current scale Ical is set by the reference voltage source Vref.

На Фиг.4 представлен N-разрядный ЦАП, заявляемый по пп.1, 3, 4 Формулы. В частном случае исполнения по п.3 Формулы ЦАП выполнен на основе источников тока, а в качестве низкого уровня опорного напряжения также принята земля. Этот ЦАП также включает сегментированный ЦАП1 K-старших разрядов 410 и ЦАП0 N-K-младших разрядов 420 с общим выходом Vout 409, а также блок калибровки 450, задающий на выход ЦАП ток калибровки Ical 459, формируемый для каждого значения K-разрядного кода старших разрядов 403. ЦАП0, ЦАП1 и блок калибровки используют общий источник опорного напряжения, подключаемый к между входом опорного напряжения Vref 405 и выводом земли Gnd 406. К старших бит 403 входного N-разрядного кода ЦАП Din 402 поступают на цифровые входы ЦАП1 и блока калибровки, а N-K-младших бит 404 поступают на цифровые входы ЦАП0. Сегментированный ЦАП1 включает 2^K-1 одинаковых сегментов, состоящих из источников тока 411 и n-канальных МОП ключей 413. Один из выводов источников тока 411 всех сегментов объединен и подключен к входу опорного напряжения Vref 405, а второй подключен к ключу 413, коммутирующему сегмент к выходу ЦАП 409 или земле Gnd 406 в соответствии с значением K-старших бит 403 входного кода. ЦАП0 420 включает N-K-двоично-взвешенных разрядов, состоящих из последовательно включенных двоично-взвешенных источников тока 421 и ключей 423, коммутирующих ток источников на выход ЦАП 409 или на землю Gnd 406 в соответствии с значением N-K младших бит 404 входного кода. На выходе ЦАП 409 формируется напряжение Vout, пропорциональное входному коду Din 402. Блок калибровки 450 включает ЦАП2 451 с токовым выходом, являющийся источником тока калибровки Ical 459, задаваемого на выход ЦАП 409 от источника питания Vcc 452. Масштаб тока калибровки Ical задается источником опорного напряжения Vref.Figure 4 presents the N-bit DAC, as claimed by claims 1, 3, 4 of the Formula. In the particular case of execution according to claim 3, the DAC formulas are made on the basis of current sources, and the earth is also taken as a low level of the reference voltage. This DAC also includes a segmented DAC1 of K-high bits 410 and DAC0 of NK-low bits 420 with a common output Vout 409, as well as a calibration unit 450 that sets the calibration current Ical 459 to the output of the DAC, generated for each value of the K-bit code of the high order bits 403 DAC0, DAC1, and the calibration unit use a common reference voltage source connected between the Vref 405 reference voltage input and the Gnd 406 ground terminal. Din 402 DACs go to the digital inputs of DAC1 and the calibration unit to high bits 403 of the input N-bit code, and NK -Low bits 404 arrive at the digital DAC0 inputs The segmented DAC1 includes 2 ^K −1 identical segments consisting of current sources 411 and n-channel MOS keys 413. One of the terminals of the current sources 411 of all segments is combined and connected to the voltage input Vref 405, and the second is connected to the switch key 413 switching segment to the output of the DAC 409 or ground Gnd 406 in accordance with the value of the K-most significant bits 403 of the input code. DAC 420 includes NK binary-weighted bits consisting of series-connected binary-weighted current sources 421 and switches 423 switching current sources to the output of the DAC 409 or to the ground Gnd 406 in accordance with the NK value of the least significant bits 404 of the input code. At the output of the DAC 409, a voltage Vout is generated proportional to the input code Din 402. The calibration unit 450 includes a DAC 451 with a current output, which is the source of the calibration current Ical 459, which is set to the output of the DAC 409 from the Vcc 452 power supply. The calibration current scale Ical is set by the reference voltage source Vref.

Как уже отмечалось ранее, и резисторы делителя в резистивном ЦАП, и источники токов в ЦАП на источниках тока имеют случайные ошибки (mismatch), вызванные их рассогласованием при изготовлении. Очевидно, что эти ошибки, вследствие их случайного характера, не могут быть заранее спрогнозированы, и единственный способ устранения их негативного влияния на INL, DNL - измерение конкретного образца ЦАП для определения ошибок линейности при каждом коде старших разрядов, определение кодов калибровки Deal, формирующих ток калибровки Ical, устраняющий ошибки для каждого значения кода старших разрядов и запись кодов Dcal в память данного образца ЦАП. При работе ЦАП блок калибровки для текущего значения входного кода ЦАП задает на вход ЦАПа калибровки соответствующий код калибровки Deal и ЦАП калибровки задает на выход ЦАП ток калибровки Ical, уменьшающий или устраняющий ошибку выходного напряжения ЦАП.As noted earlier, both the divider resistors in the resistive DAC and the current sources in the DAC on the current sources have random errors (mismatch) caused by their mismatch during manufacturing. Obviously, these errors, due to their random nature, cannot be predicted in advance, and the only way to eliminate their negative impact on INL, DNL is to measure a specific DAC sample to determine linearity errors for each high-order code, to determine the Deal calibration codes that form the current Ical calibration, eliminating errors for each high-order code value and writing Dcal codes to the memory of this sample DAC. During the operation of the DAC, the calibration unit for the current value of the DAC input code sets the calibration DAL input to the DAC input and the DAC calibration sets the DAC output current calibration Ical, which reduces or eliminates the error in the output voltage of the DAC.

В заявляемом ЦАП процесс калибровки может быть проведен с использованием внутренних ресурсов ЦАП без использования внешнего измерителя. Это позволяет проводить (повторять) калибровку пользователем в любое время, например при изменений условий эксплуатации (температуры, напряжений питания и опоры), или после длительной работы ЦАП, приведшей к увеличению ошибок из-за старения.In the inventive DAC, the calibration process can be carried out using the internal resources of the DAC without using an external meter. This allows the user to carry out (repeat) the calibration at any time, for example, when changing operating conditions (temperature, supply voltage and support), or after prolonged operation of the DAC, which leads to an increase in errors due to aging.

Рассмотрим схему организации калибровки (автокалибровки), представленную на Фиг.5 на примере ЦАП и способа его калибровки, заявляемых по пп.1, 2, 4 Формулы.Consider the scheme of organization of calibration (auto-calibration), presented in Figure 5 on the example of the DAC and the method of its calibration, as claimed by claims 1, 2, 4 of the Formula.

Блок калибровки 550 содержит опорный сегмент 555, компаратор напряжения (КН) 558, блок логики калибровки 561, управляющий процессом калибровки, рассчитывающий и хранящий коды калибровки Dcal 563 для каждого значения K старших бит входного кода ЦАП Din 503 и ЦАП2 источника тока калибровки 551, формирующий ток калибровки Ical 559, пропорциональный коду калибровки Dcal. Опорный сегмент 555 представляет собой резистивный делитель из подключенного к Vref 505 резистора 556 с сопротивлением 2R, эквивалентным сопротивлению одного сегмента ЦАП1, и подключенного к земле резистора 557 с сопротивлением, большим 2R/(2^K-1). Средняя точка опорного сегмента с напряжением, большим Vref/2^K _, подключена к опорному входу КН 558. Второй вход КН подключен к выходу ЦАП Vout 509, объединяющему выходы ЦАП0 520, ЦАП1 (общая точка всех сегментов 510, 514) и ЦАП2 551.The calibration block 550 contains a reference segment 555, a voltage comparator (KN) 558, a calibration logic block 561 that controls the calibration process, calculates and stores the calibration codes Dcal 563 for each value K of the most significant bits of the input code of the DAC Din 503 and DAC2 of the calibration current source 551, which generates calibration current Ical 559 proportional to the calibration code Dcal. The reference segment 555 is a resistive divider from a resistor 556 connected to Vref 505 with a resistance of 2R equivalent to the resistance of one segment of DAC1, and a resistor 557 connected to ground with a resistance greater than 2R / (2 ^K -1). The midpoint of the reference segment with a voltage greater than Vref / 2 ^K _is connected to the reference input of the KN 558. The second input of the KN is connected to the output of the DAC Vout 509, combining the outputs of the DAC0 520, DAC1 (common point of all segments 510, 514) and DAC2 551.

На Фиг.6 приведен вариант исполнения ЦАП2 калибровки, включающий блок 670 формирования опорного тока Iref 579 и ряд двоично-взвешенных источников тока 681, коммутируемых на выход ЦАП2 двоично-взвешенными токовыми ключами 682. Как уже упоминалось, для корректной работы калибровки при изменении условий эксплуатации выходной ток калибровки Ical 659 должен отслеживать изменения тока, протекающего через резистивный делитель ЦАП. Такую корреляцию обеспечивает блок 670, подключенный к входу источника Vref 605 и формирующий опорный ток Iref, пропорциональный максимальному току резистивного делителя ЦАП. Блок 670 включает операционный усилитель (ОУ) 675, выход которого подключен к затвору p-МОП транзистора 676, неинвертирующий вход которого подключен к средней точке опорного делителя из резисторов R1 671 и R2 672, эквивалентных резисторам сегментов ЦАП1, а инвертирующий вход к резистору R3 673, равному R1, и выходу токового зеркала на n-МОП транзисторах 677, 678, транслирующего ток транзистора 676 в резистор R3. Ток исток-сток транзистора 676, пропорциональный Iref, транслируется на выход ЦАП токовыми зеркалами на p-канальных МОП транзисторах 680 и 681 пропорционально коду Dcal. В отличие от ЦАП калибровки прототипа ЦАП, предложенный в рассмотренном частном случае, однополярный и обеспечивает только ток, протекающий от источника питания Vdd на выход калибруемого ЦАП с напряжением Vout, которое должно быть меньше Vdd на величину падения напряжения на источниках тока 681 и ключах 682 ЦАПа калибровки. Отметим, что однополярный ток калибровки при прочих равных условиях обеспечивает более точную калибровку, чем при использовании биполярного тока калибровки, так как отсутствует ошибка согласования токов калибровки разной полярности, неизбежная в биполярном ЦАП калибровки. Кроме того, для ЦАП с однополярным питанием Vdd относительно земли невозможно реализовать линейный источник тока на землю от близкого к земле выходного напряжения ЦАП Vout. Использование однополярного тока калибровки только от Vdd приводит к необходимости повышения напряжения выхода опорного сегмента (от его идеального значения Vref/2^K) на величину, большую суммы максимальной ошибки калибруемого сегмента, ошибки опорного сегмента и максимального смещения нуля КН 558. Повышенное напряжение выхода опорного сегмента приводит к увеличению величин всех токов калибровки, однако это увеличение токов аддитивно и приводит к увеличению смещения нуля ЦАП, которое обычно некритично.Fig. 6 shows an embodiment of a DAC2 calibration, including a Iref 579 reference current generating unit 670 and a series of binary-weighted current sources 681, switched to the DAC2 output by binary-weighted current keys 682. As already mentioned, for the calibration to work correctly when changing operating conditions Calibration output current Ical 659 should track changes in current flowing through the DAC resistive divider. This correlation is provided by block 670, connected to the input of the Vref 605 source and generating a reference current Iref proportional to the maximum current of the DAC resistive divider. Block 670 includes an operational amplifier (op amp) 675, the output of which is connected to the gate of the p-MOS transistor 676, the non-inverting input of which is connected to the midpoint of the reference divider from resistors R1 671 and R2 672, equivalent to the resistors of the DAC segments 1, and the inverting input to the resistor R3 673 equal to R1, and the output of the current mirror on n-MOS transistors 677, 678, translating the current of the transistor 676 into the resistor R3. The source-drain current of transistor 676, proportional to Iref, is translated to the DAC output by current mirrors on p-channel MOS transistors 680 and 681 in proportion to the Dcal code. Unlike the DAC calibration of the prototype DAC, proposed in the particular case considered, it is unipolar and provides only the current flowing from the Vdd power source to the output of the calibrated DAC with a voltage Vout, which should be less than Vdd by the voltage drop across the current sources 681 and 682 keys of the DAC calibration. Note that the unipolar calibration current, ceteris paribus, provides a more accurate calibration than using a bipolar calibration current, since there is no error in matching calibration currents of different polarity, which is inevitable in a bipolar DAC calibration. In addition, for a DAC with a unipolar Vdd supply relative to ground, it is not possible to realize a linear current source to ground from an output voltage of the DAC Vout close to ground. Using a unipolar calibration current only from Vdd makes it necessary to increase the output voltage of the reference segment (from its ideal value Vref / 2 ^K ) by an amount greater than the sum of the maximum error of the calibrated segment, the error of the reference segment, and the maximum zero bias of the KH 558. The increased output voltage of the reference segment leads to an increase in the values of all calibration currents, however, this increase in currents is additive and leads to an increase in the DAC zero offset, which is usually uncritical.

Процесс автокалибровки ЦАП включает:The DAC auto-calibration process includes:

- поочередное подключение блоком логики калибровки одного из сегментов ЦАП1 (i-го калибруемого сегмента) 514 (Фиг.5) к Vref;- alternately connecting the calibration logic unit of one of the segments of DAC1 (i-th calibrated segment) 514 (Figure 5) to Vref;

- определение последовательным приближением кода ЦАП2 Dcali, при котором выходной ток ЦАП2 Icali дополняет ток, протекающий через i-ый сегмент, подключенный к Vref, до величины тока опорного сегмента. Критерием этого дополнения является повышение напряжения на выходе ЦАП Vout до уровня, превышающего напряжение средней точки опорного сегмента, фиксируемое КН 558;- determination of the Dcali DAC2 code by successive approximation, in which the output current of the Icali DAC2 complements the current flowing through the i-th segment connected to Vref to the current value of the reference segment. The criterion for this supplement is to increase the voltage at the output of the DAC Vout to a level that exceeds the voltage of the midpoint of the reference segment, fixed by KN 558;

- расчет по кодам Dcali кодов калибровки Dcals, соответствующих токам калибровки, компенсирующим суммарную ошибку всех выбранных (подключенных к Vref) сегментов, для каждого значения K-старших бит входного кода ЦАП.- calculation by Dcali codes of Dcals calibration codes corresponding to calibration currents that compensate for the total error of all selected (connected to Vref) segments for each value of the K-most significant bits of the DAC input code.

- расчет для каждого значения K-старших бит входного кода ЦАП итоговых кодов калибровки Dcal, включающих сумму кодов Dcals и кодов Dcal0, соответствующих токам калибровки, компенсирующим погрешности линейности, от воздействия факторов, отсутствующих в стадии калибровки при определении кодов Dcals.- calculation for each value of the K-most significant bits of the DAC input code of the final calibration codes Dcal, including the sum of the Dcals codes and Dcal0 codes corresponding to the calibration currents that compensate for linearity errors from the effects of factors that are not in the calibration stage when determining Dcals codes.

При работе откалиброванного ЦАП на вход ЦАП2 подается код калибровки Dcal, соответствующий текущему значению K-старших бит входного кода. Выходной ток ЦАП2 Ical, втекающий в выход ЦАП Vout, корректирует выходное напряжение ЦАП, компенсируя его ошибку для текущего входного кода ЦАП.When a calibrated DAC is operating, a Dcal calibration code is supplied to the input of DAC2, corresponding to the current value of the K-most significant bits of the input code. The output current of the DAC2 Ical, flowing into the output of the DAC Vout, corrects the output voltage of the DAC, compensating for its error for the current input DAC code.

Расчет по кодам Dcali кода калибровки Dcals, компенсирующего суммарную ошибку всех сегментов, выбранных для заданного значения K-старших бит входного кода, может быть проведен, например, суммированием по всем выбранным сегментам разности кода Dcali и минимального значения Dcali_min из кодов Dcali всех сегментов.The Dcals calibration code Dcals, which compensates for the total error of all segments selected for a given value of the K-most significant bits of the input code, can be calculated, for example, by summing the difference between the Dcali code and the minimum Dcali_min from the Dcali codes of all segments over all selected segments.

Суть предложенной автокалибровки заключается в сравнении каждого отдельного сегмента ЦАП1 старших разрядов с опорным сегментом и определение ошибки этого сегмента относительно опорного в фиксированных условиях при одинаковых токах и напряжениях на выбранном сегменте.The essence of the proposed autocalibration is to compare each individual segment of DAC1 of the upper digits with the reference segment and determine the error of this segment relative to the reference under fixed conditions at the same currents and voltages on the selected segment.

Очевидно, что такая автокалибровка не может устранить ошибки линейности ЦАП, вызванные отстутствующими в процессе калибровки факторами, например, связанными с изменяющимся количеством сегментов, подключенных к Vref и земле, при разных входных кодах ЦАП.Obviously, such auto-calibration cannot eliminate the linearity of the DAC caused by factors missing during the calibration process, for example, related to the changing number of segments connected to Vref and ground for different input DAC codes.

К таким ошибкам относятся следующие:These errors include the following:

- ошибки линейности, связанные с кодозависимым током через резистивный делитель ЦАП, описанные ранее при рассмотрении калибровки по патенту US 7564385 B2;- linearity errors associated with the code-dependent current through the DAC resistive divider described earlier when considering calibration according to US 7564385 B2;

- ошибки линейности, связанные с нелинейностью вольт-амперных характеристик (ВАХ) резисторов, или источников тока, например, из-за зависимости сопротивления резисторов от напряжения на резисторе, или подложке;- linearity errors associated with the nonlinearity of the current-voltage characteristics (I – V characteristics) of resistors or current sources, for example, due to the dependence of the resistance of the resistors on the voltage across the resistor or substrate;

- ошибки линейности, связанные с различием сопротивлений ключей, коммутирующих сегменты к источнику Vref или земле.- linearity errors associated with the difference in the resistances of the keys commuting the segments to the Vref source or ground.

В калиброванном ЦАП также могут присутствовать ошибки линейности, связанные с нелинейностью ВАХ транзисторных источников тока ЦАПа калибровки.In a calibrated DAC, linearity errors may also be present associated with the nonlinearity of the I – V characteristics of the transistor current sources of the DAC calibration.

Четыре вышеуказанные ошибки линейности носят в первом приближении систематический характер, то есть большая часть этих ошибок определяется конструктивными параметрами ЦАП и может быть рассчитана на этапе его разработки. Для определенности, эти не устраняемые автокалибровкой сегментов ошибки линейности назовем систематическими погрешностями калибровки.The four above linearity errors are systematic in the first approximation, that is, most of these errors are determined by the design parameters of the DAC and can be calculated at the stage of its development. For definiteness, these linearity errors that cannot be eliminated by auto-calibration of segments are called systematic calibration errors.

Поскольку большая часть систематических погрешностей калибровки поддается определению на этапе разработки ЦАП, коды компенсации этих систематических погрешностей калибровки Dcal0 могут быть рассчитаны и сохранены в блоке логики на этапе разработки. Суммирование кодов компенсации ошибок сегментов Dcals, определенных в процессе автокалибровки, с определенными при разработке ЦАП кодами компенсации систематических погрешностей калибровки Dcal0 позволяет получить финальные коды калибровки Dcal, наиболее полно компенсирующие систематические и случайные ошибки ЦАП. Такая калибровка предусмотрена способом заявляемым по пп.4 и 5 Формулы.Since most of the systematic calibration errors can be determined at the DAC development stage, the compensation codes for these systematic calibration errors Dcal0 can be calculated and stored in the logic block at the design stage. The summation of the error compensation codes for the Dcals segments determined during the auto-calibration process with the Dcal0 systematic error compensation codes defined during the development of the DAC allows the final Dcal calibration codes to best compensate for systematic and random DAC errors. Such calibration is provided by the method claimed in claims 4 and 5 of the Formula.

В процессе калибровки также имеют место случайные погрешности калибровки, вызванные случайными ошибками КН, помехами и ошибками установления напряжения Vout при калибровке. Очевидно, что случайные погрешности калибровки не могут быть устранены автокалибровкой. Однако, при необходимости достижения минимальной ошибки конкретных образцов ЦАП, измерением этих образцов могут быть определены и записаны в блок логики калибровки дополняющие коды калибровки этих случайных погрешностей Dcalm. В этом случае при работе ЦАП блок логики калибровки определяет финальные коды калибровки Dcal в виде суммы Dcals, Dcal0 и Dcalm. Такая калибровка предусмотрена способом, заявляемым по п.6 Формулы.During the calibration process, random calibration errors also occur due to random KV errors, interference, and errors in setting the voltage Vout during calibration. Obviously, random calibration errors cannot be eliminated by auto-calibration. However, if it is necessary to achieve the minimum error of specific DAC samples, the calibration codes of these random errors Dcalm can be determined and recorded in the calibration logic block by measuring these samples. In this case, during the operation of the DAC, the calibration logic block determines the final calibration codes Dcal in the form of the sum of Dcals, Dcal0 and Dcalm. Such calibration is provided by the method claimed in claim 6 of the Formula.

Отметим, что рассмотренная схема организации автокалибровки, приведенная для ЦАП с резистивным делителем, пригодна и для ЦАП на основе источников тока по п.3 Формулы с заменой резисторов на соответствующие источники тока. При этом следует учесть, что для ЦАП на источниках тока часто используют внешний резистор нагрузки выхода, изменением номинала которого можно управлять величиной выходного напряжения ЦАП. В этом случае и резистор опорного сегмента 557 (Фиг.5) должен быть внешним и согласованным с резистором нагрузки ЦАП.Note that the considered auto-calibration organization scheme shown for DACs with a resistive divider is also suitable for DACs based on current sources according to claim 3 of the Formula with replacement of resistors with corresponding current sources. It should be noted that for DACs on current sources, an external output load resistor is often used, by changing the value of which you can control the value of the output voltage of the DAC. In this case, the resistor of the reference segment 557 (Figure 5) should be external and consistent with the load resistor of the DAC.

Проверка реализуемости и эффективности предложенных схемы ЦАП и способа его калибровки проведена при разработке 16-разрядного КМОП ЦАП с поликремниевым резистивным делителем в соответствии с п.2 Формулы. Использован 6-разрядный сегментированный ЦАП1 и 10-разрядный R2R ЦАП2 (см. Фиг.3). Резисторы 2R имеют типовое сопротивление 1000 кОм, что при типовом опорном напряжении 4.096 В дает максимальный ток через резистивный делитель ЦАП - 64 мкА. 9 бит ЦАП2 (см. Фиг.6) обеспечивает максимальный ток калибровки 0,3 мкА от источника питания Vdd=5B.Verification of the feasibility and effectiveness of the proposed DAC circuit and its calibration method was carried out when developing a 16-bit CMOS DAC with a polysilicon resistive divider in accordance with paragraph 2 of the Formula. Used 6-bit segmented DAC1 and 10-bit R2R DAC2 (see Figure 3). 2R resistors have a typical resistance of 1000 kOhm, which at a typical reference voltage of 4.096 V gives a maximum current through the resistive divider of the DAC - 64 μA. 9 bit DAC2 (see FIG. 6) provides a maximum calibration current of 0.3 μA from the power supply Vdd = 5B.

Типовая измеренная зависимость INL тестовых образцов ЦАП от входного кода до и после автокалибровки представлена на Фиг.7а. Исходная INL ЦАП без калибровки достигала 20 ЕМР (единиц младшего разряда), a DNL - 9 ЕМР. После автокалибровки INL уменьшилась до 3 ЕМР, a DNL до 0.7 ЕМР. Остаточная после калибровки INL в основном обусловлена ранее рассмотренными систематическими погрешностями калибровки от воздействия факторов, отсутствующих при калибровке ошибок сегментов (нелинейность из-за кодовой зависимости тока резистивного делителя, нелинейность ВАХ резисторов, нелинейность источников тока ЦАПа калибровки). Предполагается рассчитать и записать в блок логики калибровки коды Dcal0 компенсации систематических погрешностей, что позволит уменьшить INL до уровня менее 1.0 ЕМР. На Фиг.7б представлены измеренные зависимости INL тестовых образцов ЦАП от входного кода после автокалибровки и после «ручного» подбора кодов калибровки. Подбор кодов калибровки обеспечил уменьшение INL ЦАП до 0.75 ЕМР, что указывает на низкую погрешность ЦАПа калибровки.A typical measured dependence of the INL of the DAC test samples on the input code before and after auto-calibration is shown in Fig. 7a. The initial INL DAC without calibration reached 20 EMP (low-order units), and DNL - 9 EMP. After autocalibration, INL decreased to 3 EMP, and DNL to 0.7 EMP. The residual after INL calibration is mainly due to the previously considered systematic calibration errors from the influence of factors absent during segment error calibration (non-linearity due to the code dependence of the current of the resistive divider, non-linearity of the I – V characteristics of resistors, non-linearity of the current sources of the DAC calibration). It is supposed to calculate and write into the calibration logic block the Dcal0 codes for the compensation of systematic errors, which will reduce the INL to a level of less than 1.0 EMP. On figb presents the measured dependence of the INL test samples of the DAC from the input code after auto-calibration and after the "manual" selection of calibration codes. The selection of calibration codes ensured a decrease in the DAC INL to 0.75 EMP, which indicates a low error in the DAC calibration.

Таким образом, заявляемые ЦАП и способ его калибровки обладают новизной, могут быть реализованы и позволяют существенно улучшить INL, DNL ЦАП даже при высоких исходных ошибках резистивного делителя.Thus, the claimed DAC and its calibration method are novel, can be implemented and can significantly improve the INL, DNL of the DAC even with high initial errors of the resistive divider.

Claims

1. A segmented N-bit digital-to-analog converter (DAC), including a K-bit DAC1 of the upper bits, consisting of 2 ^K -1 identical segments, and an NK-bit DAC0 of the lower bits, connected to a common reference voltage source Vref and having a common output forming the DAC output, a calibration unit containing DAC2 of a calibration current source connected to the output of the DAC, characterized in that the calibration unit determines DAC2 codes, supplementing the current of each segment of DAC1 to the current of the reference segment in the calibration stage, and during operation it supplies TSAP2 error codes DAC1 compensation calculated for each value of the code MSBs on codes TSAP2 determined during calibration.

2. The segmented N-bit DAC according to claim 1, characterized in that the DAC1 segment includes a 2R resistor connected to the output and the key switching it to the Vref source or ground, the DAC0 includes the R-2R resistive divider and the keys switching 2R to Vref or ground, the reference segment is formed by a divider from the 2R resistor connected to Vref and connected to the ground by a resistor with a resistance greater than 2R / (2 ^K -1), and the calibration unit includes a voltage comparator (KN) of the DAC output and the midpoint of the reference segment divider and in the calibration stage alternately sub yuchaet one of the segments DAC1 to Vref.

3. The segmented N-bit DAC according to claim 1, characterized in that the DAC1 segment includes a current source and a key switching it to the output or ground, DAC0 includes NK binary-weighted current sources and the keys switching the outputs of the current sources to the output or ground , the reference segment is formed by a current source, a larger current of the DAC1 segment, and the calibration unit includes a voltage comparator (KN) of the DAC output and the output of the reference segment and, in the calibration stage, alternately connects one of the DAC1 segments to the output.

4. A method of calibrating a segmented N-bit DAC according to any one of paragraphs. 1, 2, 3, including the error calibration of the segments of the K-bit DAC1, characterized in that each of the 2 ^K -1 segments of DAC1 are alternately turned on in the calibration stage, DAC2 codes are determined that supplement the current of each segment of DAC1 to the current of the reference segment, and codes are calculated DAC2 corresponding to error compensation current DAC1 for each value of the K-bit code, moreover, DAC2 codes corresponding to error compensation currents of DAC1 are calculated by summing error compensation codes of DAC1 segments determined by codes supplementing the current of each segment up to segment, and calibration error compensation codes.

5. A method for calibrating a segmented N-bit DAC according to claim 4, characterized in that the compensation codes for calibration errors include compensation codes for systematic calibration errors from factors not present in the calibration stage.

6. A method for calibrating a segmented N-bit DAC according to claim 4 or 5, characterized in that the compensation codes for calibration errors include compensation codes for random calibration errors that occurred during the calibration process.