RU2504861C1 - Method of making field-effect nanotransistor with schottky contacts with short nanometre-length control electrode - Google Patents
Method of making field-effect nanotransistor with schottky contacts with short nanometre-length control electrode Download PDFInfo
- Publication number
- RU2504861C1 RU2504861C1 RU2012122887/28A RU2012122887A RU2504861C1 RU 2504861 C1 RU2504861 C1 RU 2504861C1 RU 2012122887/28 A RU2012122887/28 A RU 2012122887/28A RU 2012122887 A RU2012122887 A RU 2012122887A RU 2504861 C1 RU2504861 C1 RU 2504861C1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- control electrode
- metal
- source
- drain
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000003486 chemical etching Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 238000001459 lithography Methods 0.000 claims abstract description 11
- 150000002739 metals Chemical class 0.000 claims abstract description 5
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 239000012212 insulator Substances 0.000 claims abstract description 4
- 238000002789 length control Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract 4
- 239000000126 substance Substances 0.000 claims abstract 4
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910002555 FeNi Inorganic materials 0.000 claims description 5
- -1 Si 3 N 4 Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims 3
- 229910052763 palladium Inorganic materials 0.000 claims 3
- 229910052697 platinum Inorganic materials 0.000 claims 3
- 238000000137 annealing Methods 0.000 claims 2
- 229910004129 HfSiO Inorganic materials 0.000 claims 1
- 229910006501 ZrSiO Inorganic materials 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 238000004140 cleaning Methods 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000007772 electrode material Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000005669 field effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
Изобретение относится к области микро- и наноэлектроники и может быть использовано при производстве как полупроводниковых приборов и интегральных схем, так и приборов функциональной микроэлектроники.The invention relates to the field of micro- and nanoelectronics and can be used in the manufacture of both semiconductor devices and integrated circuits, and devices of functional microelectronics.
Повышение степени интеграции схем и быстродействия транзистора происходит, в основном, за счет уменьшения длины управляющего электрода (затвора). При уменьшении длины затвора кремниевых полевых транзисторов до 25 нм необходимо переходить на тонкие нелегированные каналы (например, использовать подложки «кремний на изоляторе» со сверхтонким слоем кремния), которые обеспечивают высокий ток открытого состояния транзистора и малый ток утечки в закрытом состоянии. Кроме того, для высокого быстродействия и устранения эффекта обеднения в качестве материала затвора необходимо использовать высокопроводящие материалы с высокой концентрацией носителей заряда (например, металлы или силициды). Также возникает необходимость в использовании в качестве подзатворного диэлектрика материалов с высоким значением диэлектрической проницаемости k, что обеспечивает высокую эффективность управления током транзистора с помощью потенциала на затворе, обеспечивая при этом малый ток утечки. Эти подходы уже использовались различными авторами при разработке способов изготовления транзисторов.Increasing the degree of integration of circuits and the speed of the transistor occurs mainly due to a decrease in the length of the control electrode (gate). If the gate length of silicon field-effect transistors is reduced to 25 nm, it is necessary to switch to thin undoped channels (for example, use silicon-on-insulator substrates with an ultrathin silicon layer), which provide a high open state current of the transistor and a small leakage current in the closed state. In addition, for high performance and eliminating the effect of depletion as a shutter material, it is necessary to use highly conductive materials with a high concentration of charge carriers (for example, metals or silicides). There is also a need to use materials with a high dielectric constant k as a gate dielectric, which ensures high efficiency of controlling the transistor current using the potential at the gate, while ensuring a low leakage current. These approaches have already been used by various authors in developing methods for manufacturing transistors.
Так, известен способ изготовления полупроводникового прибора с подзатворным диэлектриком, обладающим высоким значением k и силицидным управляющим электродом, где авторы в качестве подзатворного диэлектрика использовали оксид гафния, оксид циркония или оксид алюминия, а для формирования силицидных затворов применяли поликремний, никель, кобальт, титан или их комбинации [1]. Однако предложенный способ требует использования ряда сложных технологических операций и необходимости применения литографии высокого разрешения.Thus, there is a known method of manufacturing a semiconductor device with a gate dielectric having a high k value and a silicide control electrode, where the authors used hafnium oxide, zirconium oxide or alumina as the gate dielectric, and used polysilicon, nickel, cobalt, titanium or their combinations [1]. However, the proposed method requires the use of a number of complex technological operations and the need for high-resolution lithography.
Продвижение в область еще меньших размеров транзисторов требует отказа от легирования контактных областей полупроводника. В противном случае, проникновение примесных атомов в канал транзистора приведет к значительному ухудшению характеристик транзисторов, а флуктуации числа примесей в контактах вызовут большой разброс пороговых напряжений транзисторов в интегральных схемах, что не позволит уменьшить рабочее напряжение ниже 1 В. Другим положительным эффектом отсутствия легирования является то, что это обеспечивает баллистический перенос в канале транзистора и, соответственно, высокую проводимость канала. Таким образом, требования продвижения в область малых размеров транзисторов могут быть реализованы лишь с использованием полевого транзистора с контактами Шоттки на истоке и стоке (Schottky Barrier FET), вместо омических контактов, которые обычно создаются путем сильного легирования полупроводника. Подобный транзистор может быть сформирован и на объемной подложке кристаллического нелегированного кремния, что значительно удешевляет и упрощает производство микросхем. Одним из основных требований, предъявляемых к транзистору с контактами Шоттки, является достаточно высокий ток открытого состояния транзистора, который обеспечивает высокую частоту работы цифровых схем на его основе. Естественным приемом увеличения тока открытого состояния транзистора является уменьшение расстояния между истоком/стоком и затвором. Для этого необходимо уменьшать толщину спейсеров и подзатворного диэлектрика. Другим приемом является увеличение площади контактов истока/стока с затвором. С этой целью можно заглублять в канал транзистора контакты истока/стока [2, 3] или контакт затвора, как будет предложено в нижеописанном способе изготовления нанотранзисторов. Также возможно продление контактов истока/стока под затвор транзистора [3], однако в этом случае происходит увеличение емкости контактов истока/стока с затвором, что может привести к снижению предельной частоты работы транзистора. Кроме того, предлагаемая в данной работе технология изготовления требует использования высокоточного совмещения, что затрудняет изготовление больших схем на основе транзисторов нанометровых размеров.Moving into the region of even smaller transistors requires rejection of the doping of the contact areas of the semiconductor. Otherwise, the penetration of impurity atoms into the transistor channel will lead to a significant deterioration in the characteristics of transistors, and fluctuations in the number of impurities in the contacts will cause a large spread in the threshold voltages of transistors in integrated circuits, which will not reduce the operating voltage below 1 V. Another positive effect of the absence of doping is that this provides ballistic transfer in the transistor channel and, accordingly, high channel conductivity. Thus, the requirements for advancing into the small-sized area of transistors can only be realized using a field-effect transistor with Schottky Barrier FET contacts, instead of ohmic contacts, which are usually created by strong doping of the semiconductor. A similar transistor can also be formed on a bulk substrate of crystalline unalloyed silicon, which significantly reduces the cost and simplifies the production of microcircuits. One of the main requirements for a transistor with Schottky contacts is a fairly high current of the open state of the transistor, which provides a high frequency of operation of digital circuits based on it. A natural technique for increasing the open state current of a transistor is to reduce the distance between the source / drain and the gate. To do this, it is necessary to reduce the thickness of the spacers and the gate dielectric. Another technique is to increase the area of the source / drain contacts with the gate. For this purpose, source / drain contacts [2, 3] or a gate contact can be buried into the transistor channel, as will be proposed in the method for manufacturing nanotransistors described below. It is also possible to extend the source / drain contacts under the gate of the transistor [3], however, in this case, the capacitance of the source / drain contacts with the gate increases, which can lead to a decrease in the limit frequency of the transistor. In addition, the manufacturing technology proposed in this work requires the use of high-precision alignment, which makes it difficult to manufacture large circuits based on nanometer-sized transistors.
Для реализации перечисленных выше требований к транзисторам был предложен способ с использованием щели во вспомогательном слое [4]. Основной недостаток этого способа заключается в том, что уменьшение длины управляющего электрода не решает полностью проблему достижения высокой степени интеграции, т.к. при изготовлении транзисторов вначале формируются области истока и стока, а только затем между ними формируется управляющий электрод, что существенно ограничивает минимизацию размеров полупроводниковых приборов.To implement the above requirements for transistors, a method was proposed using a slot in the auxiliary layer [4]. The main disadvantage of this method is that reducing the length of the control electrode does not completely solve the problem of achieving a high degree of integration, because In the manufacture of transistors, initially the source and drain areas are formed, and only then a control electrode is formed between them, which significantly limits the minimization of the size of semiconductor devices.
Чтобы расстояния между истоком и затвором, затвором и стоком соответствовали требованиям к нанотранзистору, а также с целью увеличения тока открытого состояния транзистора с контактами Шоттки, предлагается проводить изготовление элементов нанотранзистора (стока, затвора, истока) по самосовмещенной технологии, располагать области истока/стока в нанометровой близости от затвора. Кроме того, при формировании контактных слоев истока/стока предлагается использовать металлические контакты истока и стока с малым радиусом закругления на концах, так как вблизи острия происходит усиление электрического поля, приводящее к увеличению прозрачности барьеров Шоттки на истоке и стоке. Для проявления эффекта усиления поля требуется достаточно малый размер острия, он должен быть меньше расстояния до управляющего электрода, т.е. всего несколько нанометров. Необходимо отметить также, что такое конструктивное решение дает возможность использовать более широкие спейсеры, позволяющие уменьшать емкости контактов истока/стока с затвором и повышать предельную частоту работы транзистора.To ensure that the distances between the source and the gate, the gate and the drain meet the requirements for a nanotransistor, and also with the aim of increasing the open state current of the transistor with Schottky contacts, it is proposed to manufacture the elements of the nanotransistor (drain, gate, source) using a self-aligned technology, to arrange the source / drain areas in nanometer proximity to the shutter. In addition, when forming source / drain contact layers, it is proposed to use metal source and drain contacts with a small radius of curvature at the ends, since near the tip there is an increase in the electric field, which leads to an increase in the transparency of the Schottky barriers at the source and drain. To manifest the field amplification effect, a sufficiently small tip size is required; it must be less than the distance to the control electrode, i.e. just a few nanometers. It should also be noted that such a constructive solution makes it possible to use wider spacers, which make it possible to reduce the capacitance of the source / drain contacts with the gate and increase the limit frequency of the transistor.
Это достигается тем, что по способу изготовления полупроводникового прибора с управляющим электродом нанометровой длины, включающему выделение на полупроводниковой подложке активной области прибора, нанесение вспомогательного слоя (ВС) диэлектрик-металл, формирование с помощью плазмохимического травления, литографии и самоформирования нанометровой щели в этом слое и последующего формирования в щели управляющего электрода с подзатворным диэлектриком, после выделения на полупроводниковой подложке методом щелевой изоляции или другими методами, хорошо известными квалифицированным в данной области специалистам, площадки активной области изготавливаемого полевого нанотранзистора с контактами Шоттки, предварительно на выделенную площадку активной области на полупроводниковой подложке наносится контактный слой истока/стока полевого нанотранзистора, состоящий из двух слоев - первого (нижнего) более тонкого, чем второй, стойкого к ПХТ, в котором создаются заостренные края контактов Шоттки истока/стока полевого нанотранзистора и второго (верхнего), травящегося ПХТ, для увеличения общей толщины контактного слоя, обеспечивающего малое сопротивление контактов Шоттки истока/стока полевого нанотранзистора, затем наносится вспомогательный слой (ВС), состоящий из слоя диэлектрика и слоя металла, в котором методами литографии, самоформирования, плазмохимического травления формируется нанометровая щель, через которую производится плазмохимическое травление материала второго (верхнего) слоя контактного слоя истока/стока полевого нанотранзистора, а для дальнейшего уменьшения длины управляющего электрода и изоляции его от контактов истока/стока, в сформированную щель осаждается диэлектрик с низким значением диэлектрической проницаемости k, плазмохимическим травлением на боковых стенках щели формируются диэлектрические спейсеры и изотропным химическим травлением, что обеспечивает заостренность краев контактов истока/стока, удаляется металл первого (нижнего) слоя контактного слоя на дне щели с последующим осаждением в эту углубленную щель подзатворного диэлектрика с высоким значением диэлектрической проницаемости k и материала управляющего электрода, и проводится формирование затвора, при этом одновременно с управляющим электродом формируется, с использованием резистивной маски и метода сухого травления, контактная площадка управляющего электрода, а после удаления ВС с незащищенных резистивной маской участков формируются контактные площадки для истока/стока полевого нанотранзистора.This is achieved by the fact that according to the method of manufacturing a semiconductor device with a nanometer-length control electrode, which includes isolating the active region of the device on a semiconductor substrate, applying a dielectric-metal auxiliary layer (BC), forming using a plasma-chemical etching, lithography and self-formation of a nanometer gap in this layer and the subsequent formation in the slit of the control electrode with a gate dielectric, after isolation on the semiconductor substrate by the method of gap insulation or other using methods well known to those skilled in the art, the active region pads of the manufactured field nanotransistor with Schottky contacts, a contact layer of the source / drain of the field nanotransistor consisting of two layers, the first (lower) thinner one, is preliminarily applied to the selected area of the active region on the semiconductor substrate than the second, resistant to PCT, in which the sharp edges of the Schottky contacts of the source / drain of the field nanotransistor and the second (upper) etched PCT are created for I increase the total thickness of the contact layer, which provides low resistance of the Schottky contacts of the source / drain of the field nanotransistor, then an auxiliary layer (BC) is applied, consisting of a dielectric layer and a metal layer, in which a nanometer gap is formed by lithography, self-formation, plasma-chemical etching, through which plasma-chemical etching of the material of the second (upper) layer of the contact layer of the source / drain of the field nanotransistor, and to further reduce the length of the control electrode and isolating it from the source / drain contacts, a dielectric with a low dielectric constant k is deposited in the formed slot, dielectric spacers and isotropic chemical etching are formed on the side walls of the slot by plasma-chemical etching, which ensures the sharpness of the edges of the source / drain contacts, the metal of the first (lower) is removed a layer of the contact layer at the bottom of the slit, followed by deposition of a gate dielectric with a high dielectric constant k and control material into this deep slit the contact electrode, and the gate is formed, at the same time, using the resistive mask and the dry etching method, the contact area of the control electrode is formed, and after removing the aircraft from the areas that are not protected by the resistive mask, contact areas for the source / drain of the field nanotransistor are formed.
Возможны варианты, в которых в качестве проводящего материала первого (нижнего) слоя контактного слоя стока/истока используются Cr, Co, Ni, FeNi, V, а материала второго (верхнего) слоя контактного слоя - W, Ta, Au, Ti, A1, поликремний, а в качестве материала управляющего электрода используются: поликремний, W, Co, Ta, Ti, Au, Ni, CoSi2, TiSi2, NiSi, WSi2, TaSi2. Целесообразно в качестве вспомогательного слоя диэлектрик-металл использовать слои SiO2, Si3N4, Al2O3 - Cr, Co, Ni, FeNi, V.There are options in which Cr, Co, Ni, FeNi, V are used as the conductive material of the first (lower) layer of the contact drain / source layer, and W, Ta, Au, Ti, A1, and the material of the second (upper) layer of the contact layer are used polysilicon, and as the material of the control electrode are used: polysilicon, W, Co, Ta, Ti, Au, Ni, CoSi 2 , TiSi 2 , NiSi, WSi 2 , TaSi 2 . It is advisable to use layers of SiO 2 , Si 3 N 4 , Al 2 O 3 — Cr, Co, Ni, FeNi, V as an auxiliary dielectric-metal layer.
В качестве материалов для формирования "спенсеров" возможно использование слоев диэлектрика с низким значением диэлектрической проницаемости k, например SiO2, Si3N4.As materials for the formation of "spencers" it is possible to use dielectric layers with a low dielectric constant k, for example, SiO 2 , Si 3 N 4 .
В качестве полупроводниковой подложки может использоваться подложка КНИ, объемный кремний, гетероструктуры кремний-германий, подложки из материалов группы AIIIBV.As a semiconductor substrate, a SOI substrate, bulk silicon, silicon-germanium heterostructures, and substrates from materials of group A III B V can be used .
Существуют варианты, где в качестве подзатворного диэлектрика используются слои диэлектрика с диэлектрической проницаемостью k более 10 (ZrO2, HfO2, Ta2O5, Al2O3, InO2, LaO2).There are options where dielectric layers with a dielectric constant k greater than 10 (ZrO 2 , HfO 2 , Ta 2 O 5 , Al 2 O 3 , InO 2 , LaO 2 ) are used as a gate dielectric.
Формирование нанометровых щелей во вспомогательном слое возможно с использованием литографии, обеспечивающей формирование металлической маски нанометрового размера в металле ВС (например, электронной литографии) или обычной фотолитографии и метода самоформирования.The formation of nanometer gaps in the auxiliary layer is possible using lithography, which provides the formation of a metal mask of nanometer size in the metal of the aircraft (for example, electron lithography) or conventional photolithography and the method of self-formation.
Возможны также варианты, в которых, как при любом способе формирования управляющего электрода, так и при формировании управляющего электрода из силицида металла, можно формировать контактные слои истока/стока из силицидов металлов.Variants are also possible in which, as with any method of forming a control electrode, and when forming a control electrode of metal silicide, it is possible to form contact source / drain layers of metal silicides.
На фиг.1-12 представлена технологическая последовательность изготовления нанометрового транзистора с контактами Шоттки с управляющим электродом нанометровой длины на полупроводниковой подложке.Figure 1-12 presents the technological sequence of manufacturing a nanometer transistor with Schottky contacts with a control electrode of nanometer length on a semiconductor substrate.
На чертежах показаны: полупроводниковая подложка 1, контактный слой истока/стока полевого нанотранзистора, состоящий из металла первого (нижнего) слоя 2 контактного слоя и металла второго (верхнего) слоя 3 контактного слоя, вспомогательный слой (ВС), состоящий из слоя диэлектрика 4 и слоя металла 5, фоторезистивные элементы 6, диэлектрические спейсеры 7, подзатворный диэлектрик 8, материал управляющего электрода 9.The drawings show: a
В качестве исходного материала для изготовления полевого нанотранзистора с контактами Шоттки взята полупроводниковая (кремниевая) подложка 1 (фиг.1), на которую наносится контактный слой истока/стока, состоящий из металла 2 первого (нижнего) слоя контактного слоя (например, ванадий) и металла 3 второго (верхнего) слоя контактного слоя (например, вольфрам), вспомогательный слой, состоящий из слоя диэлектрика 4 (например, Si3N4) и слоя металла 5 (например, никель).As a starting material for the manufacture of a field nanotransistor with Schottky contacts, we used a semiconductor (silicon) substrate 1 (Fig. 1), onto which a source / drain contact layer is applied, consisting of
Затем на вспомогательном слое фотолитографией формировались фоторезистивные элементы 6 (фиг.2) в виде прямоугольников, минимальные размеры которых определялись требуемой шириной управляющего электрода и размером контактных площадок истока и стока, расположенные таким образом, чтобы одна из сторон прямоугольника каждого фоторезистивного элемента размещалась на месте будущего управляющего электрода между стоком и истоком, определяя собой границу формирования управляющего электрода.Then, photoresistive elements 6 (Fig. 2) were formed on the auxiliary layer by photolithography in the form of rectangles, the minimum sizes of which were determined by the required width of the control electrode and the size of the contact areas of the source and drain, located so that one of the sides of the rectangle of each photoresistive element was placed in place of the future the control electrode between the drain and the source, determining the boundary of the formation of the control electrode.
После химического травления слоя металла 5 вспомогательного слоя (фиг.3) на открытых от фоторезиста участках с одновременным подтравом его под резист на глубину, равную ширине нанометровой щели, повторно наносился на вскрытый слой диэлектрика вспомогательного слоя (и поверхность фоторезиста) металл 5 (фиг.4) и проводился "взрыв" фоторезиста (фиг.5). После этого через сформированную таким образом металлическую маску ПХТ формировалась нанометровая щель в слое диэлектрика ВС и металле второго (верхнего) слоя контактного слоя (фиг.6). После этого в сформированную нанометровую щель осаждался диэлектрик с низким значением диэлектрической проницаемости k (фиг.7), плазмохимическим травлением на боковых стенках нанометровой щели формировались спейсеры (фиг.8) и изотропным химическим травлением со дна щели удалялся металл первого (нижнего) слоя контактного слоя истока/стока полевого нанотранзистора (фиг.9), затем в эту углубленную нанометровую щель осаждались подзатворный диэлектрик с высоким значением диэлектрической проницаемости k и материал управляющего электрода и проводилось формирование затвора (фиг.10), при этом одновременно с управляющим электродом формировалась, с использованием резистивной маски и метода сухого травления, контактная площадка управляющего электрода, а после удаления ВС с незащищенных резистивной маской участков формировались контактные площадки для истока/стока полевого нанотранзистора.After chemical etching of the
Возможны и другие способы изготовления полевых нанотранзисторов, обеспечивающие высокий ток открытого состояния нанотранзистора. Это достигается тем, что, по предложенному выше способу изготовления полевого нанотранзистора с контактами Шоттки, после химического травления металла первого (нижнего) слоя контактного слоя проводится дополнительное ПХТ, обеспечивающее травление вскрытой на дне нанометровой щели поверхности полупроводниковой подложки на желаемую для заглубления управляющего электрода в канал полевого нанотранзистора глубину, а затем выполняются остальные технологические операции (фиг.11), либо в процессе формирования контактного слоя полевого нанотранзистора на полупроводниковую подложку в качестве материала первого (нижнего) слоя и второго (верхнего) слоя контактного слоя наносится один и тот же металл (металл второго (верхнего) слоя контактного слоя), а при формировании спейсеров проводится более длительное ПХТ, обеспечивающее стравливание всех имеющихся на дне нанометровой щели материалов и травление вскрытой на дне нанометровой щели поверхности полупроводниковой подложки на желаемую для заглубления управляющего электрода в канал полевого нанотранзистора глубину, после чего выполняются остальные технологические операции (фиг.12).Other manufacturing methods for field nanotransistors are possible, providing a high open-state current of the nanotransistor. This is achieved by the fact that, according to the method of manufacturing a field nanotransistor with Schottky contacts, proposed above, after chemical etching of the metal of the first (lower) layer of the contact layer, an additional PCT is carried out, which ensures etching of the surface of the semiconductor substrate exposed at the bottom of the nanometer gap to the desired for deepening the control electrode into the channel field nanotransistor depth, and then the remaining technological operations are performed (11), or in the process of forming the contact layer of the field nano the transistor on the semiconductor substrate as the material of the first (lower) layer and the second (upper) layer of the contact layer, the same metal is deposited (the metal of the second (upper) layer of the contact layer), and during the formation of spacers a longer PCT is carried out, which ensures etching of all available at the bottom of the nanometer gap of materials and etching of the surface of the semiconductor substrate exposed at the bottom of the nanometer gap at the depth desired for the control electrode to be deepened into the channel of the field nanotransistor, after which o the remaining technological operations are performed (Fig. 12).
Использование предлагаемого способа изготовления полевого нанотранзистора с контактами Шоттки с управляющим электродом нанометровой длины позволяет получить такие технические результаты, как уменьшение длины управляющего электрода, формирование областей истока, затвора и стока по самосовмещенной технологии, повышение воспроизводимости характеристик приборов, уменьшение толщины спейсеров по бокам управляющего электрода, уменьшение сопротивления канала и обеспечивает следующие преимущества:Using the proposed method for manufacturing a field nanotransistor with Schottky contacts with a nanometer-length control electrode allows one to obtain technical results such as reducing the length of the control electrode, forming source, gate and drain areas using self-aligned technology, increasing the reproducibility of device characteristics, reducing the thickness of the spacers on the sides of the control electrode, reduction of channel resistance and provides the following advantages:
- появляется возможность формирования нанометрового управляющего электрода с помощью обычной фотолитографии и существующего технологического оборудования;- it becomes possible to form a nanometer control electrode using conventional photolithography and existing technological equipment;
- появляется возможность устойчивого формирования по самосовмещенной технологии областей стока-затвора-истока и спейсеров;- there is the possibility of sustainable formation of areas of drain-gate-source and spacers by self-combined technology;
- формирование контактов истока, затвора, стока производится по самосовмещенной технологии с применением обычной литографии.- the formation of contacts of the source, shutter, drain is made using self-consistent technology using conventional lithography.
Эти преимущества обеспечивают нанометровую длину канала полевого нанотранзистора с контактами Шоттки, решая проблемы достижения высокой степени интеграции, увеличения рабочей частоты, снижения энергопотребления и повышения воспроизводимости параметров приборов, одновременно упрощая и удешевляя их изготовление.These advantages provide the nanometer channel length of the field nanotransistor with Schottky contacts, solving the problems of achieving a high degree of integration, increasing the operating frequency, reducing power consumption and increasing the reproducibility of device parameters, while simplifying and cheapening their manufacture.
Источники информацииInformation sources
1. Mark L. Doczy, Патент США №2006/0091483 А1, кл. 257/412, 257/382, 257/383, 257/388, (METHOD FOR MAKING A SEMICONDUCTOR DEVICE WITH A HIGH-K GATE DIELECTRIC LAYER AND A SILICIDE GATE ELECTRODE).1. Mark L. Doczy, US Patent No. 2006/0091483 A1, CL 257/412, 257/382, 257/383, 257/388, (METHOD FOR MAKING A SEMICONDUCTOR DEVICE WITH A HIGH-K GATE DIELECTRIC LAYER AND A SILICIDE GATE ELECTRODE).
2. С. Ahn and M. Shin. Ballistic Quantum Transport in Nanoscale Schottky-Barrier Tunnel Transistors. IEEE TRANSACTIONS ON NANOTECHNOLOGY, VOL.5, NO.3, MAY 2006 pp.278-283.2. C. Ahn and M. Shin. Ballistic Quantum Transport in Nanoscale Schottky-Barrier Tunnel Transistors. IEEE TRANSACTIONS ON NANOTECHNOLOGY, VOL. 5, NO.3, MAY 2006 pp. 278-283.
3. J. Park, A.M. Ozbek, L. Maa, M.T. Veety, M.P. Morgensen, D.W. Barlage, V.D. Wheeler, M. A.L. Johnson. An analytical model of source injection for N-type enhancement mode GaN-based Schottky Source/Drain MOSFET's with experimental demonstration. Solid-State Electronics 54 (2010) 1680-1685.3. J. Park, A.M. Ozbek, L. Maa, M.T. Veety, M.P. Morgensen, D.W. Barlage, V.D. Wheeler, M. A.L. Johnson. An analytical model of source injection for N-type enhancement mode GaN-based Schottky Source / Drain MOSFET's with experimental demonstration. Solid-State Electronics 54 (2010) 1680-1685.
4. Патент РФ №2192069, кл. H01L 21/338, 2002 г., «СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВОГО ПРИБОРА С Т-ОБРАЗНЫМ УПРАВЛЯЮЩИМ ЭЛЕКТРОДОМ СУБМИКРОННОЙ ДЛИНЫ», Валиев К.А. и др.4. RF patent No. 2192069, cl. H01L 21/338, 2002, “METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE WITH T-SHAPED CONTROL ELECTRODE OF SUBMICONAL LENGTH”, Valiev K.A. and etc.
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2012122887/28A RU2504861C1 (en) | 2012-06-05 | 2012-06-05 | Method of making field-effect nanotransistor with schottky contacts with short nanometre-length control electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2012122887/28A RU2504861C1 (en) | 2012-06-05 | 2012-06-05 | Method of making field-effect nanotransistor with schottky contacts with short nanometre-length control electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2012122887A RU2012122887A (en) | 2013-12-10 |
| RU2504861C1 true RU2504861C1 (en) | 2014-01-20 |
Family
ID=49682715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2012122887/28A RU2504861C1 (en) | 2012-06-05 | 2012-06-05 | Method of making field-effect nanotransistor with schottky contacts with short nanometre-length control electrode |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2504861C1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2578517C1 (en) * | 2014-10-28 | 2016-03-27 | Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП") | Method of producing high-frequency transistor with nanometer gates |
| RU2606780C1 (en) * | 2015-06-09 | 2017-01-10 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method of making a semiconductor device |
| RU2650350C1 (en) * | 2017-02-21 | 2018-04-11 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Method of making semiconductor device |
| RU2674413C1 (en) * | 2017-12-29 | 2018-12-07 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Method for making semiconductor device |
| RU2677500C1 (en) * | 2018-03-07 | 2019-01-17 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Method for making semiconductor device |
| RU2717157C2 (en) * | 2018-06-07 | 2020-03-18 | Федеральное государственное бюджетное учреждение науки Физико-технологический институт Российской академии наук | Method for production of tunnelling multi-gate field nanotransistor with schottky contacts |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074919A (en) * | 1999-01-20 | 2000-06-13 | Advanced Micro Devices, Inc. | Method of forming an ultrathin gate dielectric |
| US6271563B1 (en) * | 1998-07-27 | 2001-08-07 | Advanced Micro Devices, Inc. | MOS transistor with high-K spacer designed for ultra-large-scale integration |
| RU2192069C2 (en) * | 2000-07-10 | 2002-10-27 | Физико-технологический институт РАН | Method for manufacturing semiconductor device with submicron-length t-shaped gate electrode |
| US6602781B1 (en) * | 2000-12-12 | 2003-08-05 | Advanced Micro Devices, Inc. | Metal silicide gate transistors |
| RU2237947C1 (en) * | 2003-05-22 | 2004-10-10 | Валиев Камиль Ахметович | Method for manufacturing semiconductor device with gate electrode of nanometric length |
| US20060091483A1 (en) * | 2004-11-02 | 2006-05-04 | Doczy Mark L | Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode |
| US7064038B2 (en) * | 2003-01-14 | 2006-06-20 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| US20080128760A1 (en) * | 2006-12-04 | 2008-06-05 | Electronics And Telecommunications Research Institute | Schottky barrier nanowire field effect transistor and method for fabricating the same |
| US20090159872A1 (en) * | 2004-09-10 | 2009-06-25 | Suman Datta | Reducing Ambipolar Conduction in Carbon Nanotube Transistors |
| RU2421848C1 (en) * | 2010-04-06 | 2011-06-20 | Государственное образовательное учреждение высшего профессионального образования Московский государственный институт электронной техники (технический университет) (МИЭТ) | Method of making semiconductor device with t-shaped conrol electrode |
| US8067803B2 (en) * | 2008-10-16 | 2011-11-29 | Micron Technology, Inc. | Memory devices, transistor devices and related methods |
-
2012
- 2012-06-05 RU RU2012122887/28A patent/RU2504861C1/en active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271563B1 (en) * | 1998-07-27 | 2001-08-07 | Advanced Micro Devices, Inc. | MOS transistor with high-K spacer designed for ultra-large-scale integration |
| US6074919A (en) * | 1999-01-20 | 2000-06-13 | Advanced Micro Devices, Inc. | Method of forming an ultrathin gate dielectric |
| RU2192069C2 (en) * | 2000-07-10 | 2002-10-27 | Физико-технологический институт РАН | Method for manufacturing semiconductor device with submicron-length t-shaped gate electrode |
| US6602781B1 (en) * | 2000-12-12 | 2003-08-05 | Advanced Micro Devices, Inc. | Metal silicide gate transistors |
| US7064038B2 (en) * | 2003-01-14 | 2006-06-20 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| RU2237947C1 (en) * | 2003-05-22 | 2004-10-10 | Валиев Камиль Ахметович | Method for manufacturing semiconductor device with gate electrode of nanometric length |
| US20090159872A1 (en) * | 2004-09-10 | 2009-06-25 | Suman Datta | Reducing Ambipolar Conduction in Carbon Nanotube Transistors |
| US20060091483A1 (en) * | 2004-11-02 | 2006-05-04 | Doczy Mark L | Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode |
| US20080128760A1 (en) * | 2006-12-04 | 2008-06-05 | Electronics And Telecommunications Research Institute | Schottky barrier nanowire field effect transistor and method for fabricating the same |
| US8067803B2 (en) * | 2008-10-16 | 2011-11-29 | Micron Technology, Inc. | Memory devices, transistor devices and related methods |
| RU2421848C1 (en) * | 2010-04-06 | 2011-06-20 | Государственное образовательное учреждение высшего профессионального образования Московский государственный институт электронной техники (технический университет) (МИЭТ) | Method of making semiconductor device with t-shaped conrol electrode |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2578517C1 (en) * | 2014-10-28 | 2016-03-27 | Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП") | Method of producing high-frequency transistor with nanometer gates |
| RU2606780C1 (en) * | 2015-06-09 | 2017-01-10 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Method of making a semiconductor device |
| RU2650350C1 (en) * | 2017-02-21 | 2018-04-11 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Method of making semiconductor device |
| RU2674413C1 (en) * | 2017-12-29 | 2018-12-07 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Method for making semiconductor device |
| RU2677500C1 (en) * | 2018-03-07 | 2019-01-17 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Method for making semiconductor device |
| RU2717157C2 (en) * | 2018-06-07 | 2020-03-18 | Федеральное государственное бюджетное учреждение науки Физико-технологический институт Российской академии наук | Method for production of tunnelling multi-gate field nanotransistor with schottky contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2012122887A (en) | 2013-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263111B2 (en) | FinFET and method for manufacturing the same | |
| US10978450B2 (en) | FinFET isolation structure and method for fabricating the same | |
| RU2504861C1 (en) | Method of making field-effect nanotransistor with schottky contacts with short nanometre-length control electrode | |
| US9905421B2 (en) | Improving channel strain and controlling lateral epitaxial growth of the source and drain in FinFET devices | |
| TWI496287B (en) | Double dielectric three-gate field effect transistor | |
| US9496363B1 (en) | FinFET isolation structure and method for fabricating the same | |
| CN103348481A (en) | Finfet structure having fully silicided fin | |
| KR20110107852A (en) | Spacer and gate dielectric structures for programmable high-k / metal gate memory transistors integrated with logic transistors and methods of forming the structures | |
| US10861977B2 (en) | FinFET isolation structure | |
| WO2011153816A1 (en) | Field effect transistor and manufacturing method thereof | |
| US10128375B2 (en) | Strained FinFET and method for manufacturing the same | |
| US9691878B2 (en) | Method of manufacturing MOSFET | |
| CN103824775B (en) | FinFET and manufacturing method thereof | |
| US9947594B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100592740B1 (en) | Schottky barrier penetrating single electron transistor and manufacturing method | |
| US20150380297A1 (en) | Method for manufacturing mosfet | |
| CN103985754A (en) | Semiconductor device and method for manufacturing the same | |
| CN118588765A (en) | A thin film transistor and a method for manufacturing the same | |
| WO2024221887A1 (en) | Semiconductor device and manufacturing method therefor, and semiconductor apparatus comprising semiconductor device | |
| CN108022926B (en) | Semiconductor device and method of forming the same | |
| CN104078466B (en) | Flash device and manufacturing method thereof | |
| US8536645B2 (en) | Trench MOSFET and method for fabricating same | |
| RU2717157C2 (en) | Method for production of tunnelling multi-gate field nanotransistor with schottky contacts | |
| CN103985750A (en) | Semiconductor device and method for manufacturing the same | |
| CN114823665A (en) | Semiconductor structure and forming method thereof |