RU2141149C1

RU2141149C1 - Process of manufacture of bipolar cos/mos structure

Info

Publication number: RU2141149C1
Application number: RU98113552A
Authority: RU
Inventors: М.И. Лукасевич; Е.С. Горнев; В.Ф. Морозов; С.В. Трунов; П.В. Игнатов; А.П. Шевченко
Priority date: 1998-07-09
Filing date: 1998-07-09
Publication date: 1999-11-10

Abstract

FIELD: microelectronics. SUBSTANCE: invention is related to technology of manufacture of bipolar COS/MOS integrated circuits when n and p channel field-effect and n-p-n bipolar transistors are formed on one crystal. Proposed process of manufacture of bipolar COS/MOS structures provides for winning of high parameters of n-p-n bipolar and field-effect transistors and sufficiently shortens route of manufacture of structures. Formation of emitter electrode from second polysilicon layer in process of manufacture of bipolar COS/MOS structure is conducted with overlapping of window for emitter in first polysilicon layer and in dielectric under gate by value of lithography error. Regions of drain and source of n channel field-effect transistor are doped with impurity of second type of conductance with lesser length of path during implantation, first firing is carried out at high temperature and regions of drains and source of p channel field-effect transistor, of passive base and emitter of bipolar transistor are doped with impurity of first type of conductance with greater length of path during implantation, second firing is conducted at temperature below that of first firing. EFFECT: enhanced quality of structure, keeping of high efficiency and gain of transistor passed through shortened route that provides for saving of masking operations with definite sequence of conducting of firing of implanted impurities, creation of possibility of formation of parameters of deep collector and region of local collector under emitter of bipolar transistor. 2 cl, 7 dwg

Description

Областью применения изобретения является микроэлектроника, а именно БиКМОП ИС, у которых на одном кристалле формируются биполярные и полевые транзисторы. Изобретение относится к способу изготовления этих приборов, а именно к технологии изготовления полевых транзисторов и вертикальных NPN биполярных транзисторов на общей подложке. The scope of the invention is microelectronics, namely BiKMOS ICs, in which bipolar and field effect transistors are formed on a single crystal. The invention relates to a method for manufacturing these devices, namely to a technology for manufacturing field effect transistors and vertical NPN bipolar transistors on a common substrate.

В настоящее время известны многочисленные способы изготовления биполярных и полевых транзисторов на общей подложке, например [1]. Currently, there are numerous methods of manufacturing bipolar and field effect transistors on a common substrate, for example [1].

При изготовлении [1] в эпитаксиальном слое, сформированном на подложке со скрытыми слоями, создаются две изолированные области. В первой изолированной области расположен первый МОП транзистор и биполярный транзистор, во второй изолированной области расположен второй МОП транзистор. Недостатком данного способа изготовления БиКМОП ИС является большая площадь транзистора, когда в базовой области размещаются контакт к базе и область эмиттера, разделенные интервалами, учитывающими погрешности совмещения и исполнения отдельных слоев. Большие размеры транзисторов не позволяют достигнуть высокой степени интеграции и ограничивают быстродействие ИС, делают ИС критичной к поражению дефектами, что снижает процент выхода годных. In the manufacture of [1], two isolated regions are created in an epitaxial layer formed on a substrate with hidden layers. The first MOSFET and the bipolar transistor are located in the first isolated region; the second MOSFET is located in the second isolated region. The disadvantage of this method of manufacturing BiKMOS ICs is the large area of the transistor, when the contact to the base and the emitter region are placed in the base region, separated by intervals that take into account the errors of combination and execution of individual layers. The large sizes of transistors do not allow to achieve a high degree of integration and limit the performance of ICs, making ICs critical to damage by defects, which reduces the percentage of yield.

В последнее время появились технические решения, позволяющие существенно снизить размеры транзисторов благодаря использованию самосовмещенной технологии формирования биполярных транзисторов, согласующейся с технологией КМОП. Recently, technical solutions have appeared that make it possible to significantly reduce the size of transistors due to the use of self-combined technology for the formation of bipolar transistors, which is consistent with CMOS technology.

Наиболее близким к изобретению является техническое решение [2], включающее формирование скрытых слоев обоих типов проводимости в подложке кремния первого типа проводимости, осаждение эпитаксиального слоя второго типа проводимости, формирование в эпитаксиальном слое областей карманов обоих типов проводимости для полевых транзисторов с n- и p-каналами, создание областей глубокого коллектора второго типа проводимости до контакта со скрытым слоем того же типа проводимости на участке эпитаксиального слоя, предназначенного для биполярного транзистора, изготовление охранных областей под формируемым затем полевым окислом между карманами разного типа проводимости, формирование подзатворного окисла и первого слоя поликремния, формирование базовых областей первого типа проводимости, удаление первого слоя поликремния и подзатворного окисла в окнах, предназначенных для размещения эмиттера биполярного транзистора, осаждение второго слоя поликремния, легирование слоя поликремния в местах размещения затворов и электрода эмиттера примесью второго типа проводимости, формирование затворов и эмиттерного электрода из поликремния, окисление поликремния затворов и электрода эмиттера, первое легирование областей стоков и истоков вначале n-канального полевого транзистора примесью второго типа проводимости, затем p- канального полевого транзистора, базовой и эмиттерной областей биполярного транзистора примесью первого типа проводимости, формирование изолирующего слоя на боковых стенках затворов и эмиттерного электрода, второе легирование областей стоков и истоков вначале n-канального полевого транзистора примесью второго типа проводимости, затем p-канального второго полевого транзистора и базовой и эмиттерной областей биполярного транзистора примесью первого типа проводимости, заключительный отжиг структуры. Closest to the invention is a technical solution [2], including the formation of hidden layers of both types of conductivity in a silicon substrate of the first type of conductivity, the deposition of an epitaxial layer of the second type of conductivity, the formation in the epitaxial layer of the pocket regions of both types of conductivity for field-effect transistors with n- and p- channels, creating areas of a deep collector of the second type of conductivity before contact with a hidden layer of the same type of conductivity in the area of the epitaxial layer intended for bipolar the transistor, the manufacture of protective areas under the then formed field oxide between the pockets of different types of conductivity, the formation of the gate oxide and the first layer of polysilicon, the formation of the base areas of the first type of conductivity, the removal of the first layer of polysilicon and gate oxide in the windows designed to accommodate the emitter of the bipolar transistor, deposition of the second polysilicon layer, doping the polysilicon layer at the locations of the gates and the emitter electrode with an impurity of the second type of conductivity, forming polishing of the gates and the emitter electrode from polysilicon, oxidation of the polysilicon gates of the gates and the emitter electrode, the first doping of the drain and source regions at first with an n-channel field-effect transistor with an impurity of the second type of conductivity, then with the p-channel field-effect transistor, the base and emitter regions of a bipolar transistor with an impurity of the first type of conductivity, the formation of an insulating layer on the side walls of the gates and the emitter electrode, the second doping of the areas of drains and sources at the beginning of the n-channel field-effect transistor with a mixture of the second type of conductivity, then a p-channel second field-effect transistor and the base and emitter regions of the bipolar transistor with an impurity of the first type of conductivity, the final annealing of the structure.

На фиг. 1.1. показано поперечное сечение структуры, включающей эпитаксиальный слой 4 на подложке 1 со скрытыми слоями 2 и 3 после формирования в эпитаксиальном слое областей карманов первого 5 и второго 6 типа проводимости для полевых транзисторов, изготовление высоколегированной области коллектора 7 до контакта со скрытым слоем, изготовление охранных областей 8 под полевым окислом 9 между карманами разного типа проводимости, формирование подзатворного окисла 10 и первого слоя поликремния 11, формирование базовых областей 12, удаление первого слоя поликремния и подзатворного окисла в окнах 13, предназначенных для формирования эмиттера. In FIG. 1.1. shows a cross section of a structure including an epitaxial layer 4 on a substrate 1 with hidden layers 2 and 3 after the formation of pockets of the first 5 and second 6 type of conductivity for field-effect transistors in the epitaxial layer, fabrication of a highly doped collector region 7 before contact with the hidden layer, fabrication of security areas 8 under field oxide 9 between pockets of different types of conductivity, the formation of gate oxide 10 and the first layer of polysilicon 11, the formation of base regions 12, the removal of the first layer of polycr hennium and gate oxide in the windows 13, intended for the formation of the emitter.

На фиг. 1.2. показано поперечное сечение структуры после осаждения второго слоя поликремния, легирования слоя поликремния в местах размещения затворов и электрода эмиттера примесью второго типа проводимости, формирования затворов 14 и 15 и эмиттерного электрода 16 из поликремния, окисления 17 поликремния затворов и электрода эмиттера, первого легирования областей стоков и истоков поочередно n-канального транзистора примесью второго типа проводимости 18 и p-канального транзистора 19, базовой области 20 и эмиттера 16 биполярного транзистора примесью первого типа проводимости. In FIG. 1.2. the cross section of the structure is shown after deposition of the second polysilicon layer, doping of the polysilicon layer at the locations of the gates and the emitter electrode with an impurity of the second type of conductivity, the formation of gates 14 and 15 and the emitter electrode 16 of polysilicon, the oxidation of 17 polysilicon gates and the emitter electrode, the first doping of the drain and the sources of the alternately n-channel transistor with an impurity of the second type of conductivity 18 and the p-channel transistor 19, the base region 20 and the emitter 16 of the bipolar transistor with an impurity of the first of conductivity type.

На фиг. 1.3. показано поперечное сечение структуры после формирования изолирующего слоя 22 на боковых стенках затворов и эмиттерного электрода, второго легирования областей стоков и истоков поочередно n-канального транзистора примесью второго типа проводимости 23 и областей стоков и истоков p-канального полевого 24, базовой области 25 и эмиттера 26 биполярного транзистора примесью первого типа проводимости и заключительного отжига структуры. In FIG. 1.3. shows the cross-section of the structure after the formation of an insulating layer 22 on the side walls of the gates and the emitter electrode, the second doping of the drain and source regions of the alternately n-channel transistor with an impurity of the second type of conductivity 23 and the drain and source regions of the p-channel field 24, base region 25 and emitter 26 bipolar transistor impurity of the first type of conductivity and the final annealing of the structure.

Недостатком данного способа изготовления БиКМОП структуры, предусматривающей (в интересах сокращения маршрута) отказ от операций маскирования эмиттера в процессе легирования базовых областей и, как результат, приводящее к "нештатному" легированию эмиттера примесью базы (в расчете на неполную перекомпенсацию основной примеси в эмиттере базовой примесью), является некорректно выбранная последовательность проведения отжигов имплантированных примесей в эмиттере и базе биполярного транзистора. The disadvantage of this method of manufacturing the BiKMOS structure, which provides (in the interests of reducing the route) the refusal of masking operations of the emitter in the process of doping the base regions and, as a result, leading to "abnormal" doping of the emitter with a base impurity (based on incomplete overcompensation of the main impurity in the emitter with a base impurity ), is the incorrectly selected sequence of annealing of implanted impurities in the emitter and the base of the bipolar transistor.

В способе, заявленном в прототипе, использованы последовательно два типа отжигов структуры транзисторов:
отжиг при 900^oC 30 мин в кислороде (при "окислении поликремниевых затворов и электрода эмиттера"), быстрый термический отжиг при 1030^oC 20 с ("завершающий отжиг").In the method claimed in the prototype, two types of annealing of the structure of transistors are used in series:
annealing at 900 ^o C for 30 min in oxygen (during the “oxidation of polysilicon gates and the emitter electrode”), fast thermal annealing at 1030 ^o C for 20 s (“final annealing”).

При этом до первого отжига выполняются процессы "легирования базовой области биполярного транзистора" и "легирование затворов и электрода эмиттера из поликремния" и первый отжиг воздействует на распределение примесей только в указанных областях. In this case, prior to the first annealing, the processes of “doping the base region of the bipolar transistor” and “doping of the gates and the emitter electrode made of polysilicon” are performed and the first annealing affects the distribution of impurities only in these regions.

Далее проводятся последовательно первое и второе легирования областей стоков и истоков полевых транзисторов и базы и электрода эмиттера биполярного транзистора (при этом области базы и электрода эмиттера легируются базовой примесью) и завершающий отжиг (при высокой температуре), окончательно перераспределяющий примеси в структуре и формирующий параметры транзисторов. Next, the first and second alloying of the areas of drains and sources of field-effect transistors and the base and emitter electrode of a bipolar transistor (the areas of the base and emitter electrode are doped with a basic impurity) and final annealing (at high temperature), finally redistributing the impurities in the structure and forming the parameters of the transistors .

Существенным недостатком выбранной последовательности двух отжигов является то, что температура второго отжига выше первого (900^oC первый отжиг и 1030^oC второй), и в процессе второго отжига происходит перераспределение базовой примеси в эмиттере, приводящее к значительной компенсации основной примеси в области эмиттера, что снижает эффективность эмиттера и усиление транзистора.A significant drawback of the selected sequence of two anneals is that the temperature of the second annealing is higher than the first (900 ^o C the first annealing and 1030 ^o C the second), and during the second annealing the redistribution of the base impurity in the emitter occurs, leading to significant compensation of the main impurity in the emitter region, which reduces emitter efficiency and transistor gain.

Кроме того, глубины залегания областей стоков и истоков (формируемые при заключительном отжиге) будут отличаться из-за различных коэффициентов диффузии примесей и длины пробега при имплантации в одном и другом полевых транзисторах, создавая "перекос" параметров комплементарных полевых транзисторов. Оба обстоятельство существенно снижают качество БиКМОП ИС, изготавливаемых по способу-прототипу. In addition, the depths of the areas of drains and sources (formed during the final annealing) will differ due to different diffusion coefficients of impurities and the mean free path during implantation in one and the other field effect transistors, creating a “skew” of the parameters of complementary field effect transistors. Both circumstances significantly reduce the quality of BiKMOS ICs manufactured by the prototype method.

Кроме того, не в полной мере в прототипе реализуются возможности, связанные с введением локального коллектора под эмиттером для утонения активной области базы и, соответственно, уменьшения времени пролета базы, не позволяющего базе расползаться вглубь коллектора, определяющего граничную частоту транзистора (Ft), так как совмещены два процесса:
создание локального коллектора под эмиттером, требующего минимального времени и температуры отжига,
создание глубокого коллектора до скрытого слоя, где важно "продвинуть" примесь вглубь коллектора, естественно, за счет увеличенного времени и температуры отжига.In addition, the prototype does not fully realize the possibilities associated with the introduction of a local collector under the emitter to thin the active region of the base and, accordingly, reduce the time of flight of the base, which does not allow the base to creep deep into the collector, which determines the boundary frequency of the transistor (Ft), since two processes are combined:
creation of a local collector under the emitter, requiring a minimum time and annealing temperature,
creation of a deep collector to a hidden layer, where it is important to “move” the impurity deep into the collector, naturally, due to the increased time and temperature of annealing.

Задачей настоящего изобретения является достижение технического результата, заключающегося, во-первых, в повышении качества БиКМОП структуры - сохранении высокой эффективности и усилении транзистора в "сокращенном" маршруте, предусматривающем экономию операций маскирования, за счет корректно выбранной последовательности проведения отжигов имплантированных примесей в структуре БиКМОП и, во-вторых, создание возможности независимого формирования параметров глубокого коллектора и области локального коллектора под эмиттером биполярного транзистора. The objective of the present invention is to achieve a technical result, which consists, firstly, in improving the quality of the BiCMOS structure — maintaining high efficiency and amplifying the transistor in the “shortened” route, which provides for masking operations saving due to the correctly selected sequence of annealing of implanted impurities in the BiCMOS structure and secondly, the creation of the possibility of independent formation of the parameters of the deep reservoir and the local reservoir region under the emitter of bipolar of the transistor.

Для достижения названного технического результата в способе изготовления БиКМОП структуры, включающем формирование скрытых слоев обоих типов проводимости в подложке кремния первого типа проводимости, осаждение эпитаксиального слоя второго типа проводимости, формирование в эпитаксиальном слое областей карманов обоих типов проводимости для полевых транзисторов с n- и p-каналами, создание глубокого коллектора второго типа проводимости до контакта со скрытым слоем того же типа проводимости на участке эпитаксиального слоя, предназначенного для биполярного транзистора, изготовление охранных областей под формируемым затем полевым окислом между карманами разного типа проводимости, формирование подзатворного окисла и первого слоя поликремния, формирование базовых областей первого типа проводимости, удаление первого слоя поликремния и подзатворного окисла в окнах, предназначенных для размещения эмиттера биполярного транзистора, осаждение второго слоя поликремния, легирование слоя поликремния в местах размещения затворов и электрода эмиттера примесью второго типа проводимости, формирование затворов и эмиттерного электрода из поликремния, окисление поликремния затворов и электрода эмиттера, первое легирование областей стоков и истоков поочередно обоих типов полевых транзисторов примесями разного типа проводимости, формирование изолирующего слоя на боковых стенках затворов и эмиттерного электрода, второе легирование областей стоков и истоков p-канального полевого транзистора, пассивной базы и эмиттера биполярного транзистора примесью первого типа проводимости, затем областей стоков и истоков n-канального полевого транзистора примесью второго типа проводимости, заключительный отжиг структуры, формирование эмиттерного электрода из поликремния производят с перекрытием окна под эмиттер в первом слоем поликремния и подзатворном диэлектрике на величину погрешности при литографии, вначале проводят второе легирование областей стока и истока n-канального полевого транзистора примесью второго типа проводимости с меньшей длиной пробега при имплантации, выполняют первый отжиг структуры при высокой температуре, затем проводят второе легирование областей стоков и истоков p-канального полевого транзистора, пассивной базы и эмиттера биполярного транзистора примесью первого типа проводимости с большей длиной пробега при имплантации и проводят второй отжиг при температуре ниже температуры первого отжига. To achieve the named technical result in a method for manufacturing a BiCMOS structure, which includes the formation of hidden layers of both types of conductivity in a silicon substrate of the first type of conductivity, deposition of an epitaxial layer of the second type of conductivity, the formation of pocket regions of both types of conductivity in the epitaxial layer for field-effect transistors with n- and p- channels, the creation of a deep collector of the second type of conductivity before contact with a hidden layer of the same type of conductivity in the area of the epitaxial layer, is intended for a bipolar transistor, the manufacture of protective areas under the then formed field oxide between pockets of different conductivity types, the formation of the gate oxide and the first polysilicon layer, the formation of base regions of the first conductivity type, the removal of the first layer of polysilicon and gate oxide in the windows designed to accommodate the emitter of the bipolar transistor deposition of the second polysilicon layer, doping of the polysilicon layer at the locations of the gates and the emitter electrode with an impurity of the second type the conductivity, the formation of gates and an emitter electrode of polysilicon, the oxidation of polysilicon of gates and an emitter electrode, the first doping of the drain and source regions of both types of field effect transistors with impurities of different types of conductivity, the formation of an insulating layer on the side walls of the gates and emitter electrode, the second doping of the drain and source regions p-channel field effect transistor, passive base and emitter of a bipolar transistor with an impurity of the first type of conductivity, then the areas of drains and sources n- channel transistor impurity of the second type of conductivity, the final annealing of the structure, the formation of the polysilicon emitter electrode is performed by blocking the window under the emitter in the first polysilicon layer and the gate insulator by the error in lithography, first the second alloying of the drain and source areas of the n-channel field effect transistor is carried out the second type of conductivity with a shorter implantation path, the first annealing of the structure at high temperature is performed, then the second e doping the areas of the drains and the sources of the p-channel field effect transistor, the passive base and the emitter of the bipolar transistor with an impurity of the first type of conductivity with a longer mean free path during implantation and conduct second annealing at a temperature below the temperature of the first annealing.

Таким образом, отличительными признаками предлагаемого изобретения является то, что формирование эмиттерного электрода из поликремния производят с перекрытием окна под эмиттер в первом слое поликремния и подзатворном диэлектрике на величину погрешности при литографии, вначале проводят второе легирование областей стока и истока n-канального полевого транзистора примесью второго типа проводимости с меньшей длиной пробега при имплантации, выполняют первый отжиг структуры при высокой температуре, затем проводят второе легирование областей стоков и истоков p-канального полевого транзистора, пассивной базы и эмиттера биполярного транзистора примесью первого типа проводимости с большей длиной пробега при имплантации и проводят второй отжиг при температуре ниже температуры первого отжига. Thus, the distinguishing features of the present invention is that the formation of the polysilicon emitter electrode is performed with the emitter window overlapping in the first polysilicon layer and the gate insulator by the error in lithography, first, the second doping of the drain and source areas of the n-channel field effect transistor is carried out with an admixture of the second type of conductivity with a shorter mean free path during implantation, the first annealing of the structure is performed at high temperature, then the second doping of the region stey drains and sources of p-channel field-effect transistor, a passive base and emitter of the bipolar transistor of the first conductivity type impurity with greater path length in the implantation is carried out and a second annealing at a temperature below the temperature of the first annealing.

И кроме того, после удаления первого слоя поликремния в окнах, предназначенных для размещения эмиттера биполярного транзистора, проводят высокоэнергетическую имплантацию примесью второго типа проводимости. And in addition, after removing the first layer of polysilicon in the windows designed to accommodate the emitter of the bipolar transistor, high-energy implantation is carried out with an impurity of the second type of conductivity.

Проведенные патентные исследования показали, что совокупность признаков предлагаемого изобретения является новой, что доказывает новизну заявляемого прибора. Кроме того патентные исследования показали, что в литературе отсутствуют данные, показывающие влияние отличительных признаков заявляемого изобретения на достижение технического результата, что подтверждает изобретательский уровень предлагаемого способа. Patent studies have shown that the combination of features of the invention is new, which proves the novelty of the claimed device. In addition, patent studies have shown that in the literature there are no data showing the influence of the distinguishing features of the claimed invention on the achievement of a technical result, which confirms the inventive step of the proposed method.

Данная совокупность отличительных признаков позволяет решить поставленную задачу. This set of distinctive features allows us to solve the problem.

Указанное выполнение предлагаемого способа приводит к тому, что после первого "высокотемпературного" отжига формируется активная структура биполярного транзистора - ширина и концентрация примеси активной базы и глубина залегания эмиттера, которые уже не меняются после заключительного "низкотемпературного" отжига, и области стоков и истоков полевого транзистора, "требующего" высокотемпературной обработки. The specified implementation of the proposed method leads to the fact that after the first "high-temperature" annealing, an active structure of the bipolar transistor is formed - the width and concentration of the impurity of the active base and the depth of the emitter, which no longer change after the final "low-temperature" annealing, and the region of drains and sources of the field-effect transistor "requiring" high temperature processing.

После заключительно "низкотемпературного" отжига формируются стоки и истоки второго полевого транзистора и пассивная область базы биполярного транзистора, легируемые "быстрой" примесью, с большей длиной пробега при имплантации, а также происходит "вынужденное" легирование "открытого" электрода эмиттера и самого эмиттера примесью одного типа с базой (последнее из-за сниженной температуры второго отжига не приводит к деградации параметров эмиттера). After the final “low-temperature” annealing, the sinks and sources of the second field-effect transistor and the passive region of the base of the bipolar transistor are formed, doped with a “fast” impurity, with a longer mean free path during implantation, and also there is a “forced” doping of the “open” electrode of the emitter and the emitter itself with an impurity of one type with base (the latter, due to the reduced temperature of the second annealing, does not lead to degradation of the emitter parameters).

Снижение температуры заключительного отжига для всех областей оказывает благоприятное влияние:
уменьшает глубину залегания областей стоков и истоков и пассивной базы, легированных примесью с большей величиной пробега при имплантации, что положительно отражается на комплементарности полевых транзисторов и на быстродействии биполярных транзисторов,
и главное приводит к меньшей компенсации основной примеси в эмиттере базовой примесью в результате снижения температуры, не снижая эффективность эмиттера.Lowering the temperature of the final annealing for all areas has a beneficial effect:
reduces the depth of the areas of drains and sources and the passive base doped with an impurity with a larger mileage during implantation, which positively affects the completeness of field-effect transistors and the speed of bipolar transistors,
and most importantly, it leads to less compensation of the main impurity in the emitter by a basic impurity as a result of lowering the temperature without reducing the efficiency of the emitter.

А проведение высокоэнергетической имплантации после удаления первого слоя поликремния в окнах, предназначенных для размещения эмиттера биполярного транзистора, позволяет оптимально снизить время и температуру последующего отжига локального коллектора под эмиттером. And carrying out high-energy implantation after removing the first polysilicon layer in the windows designed to accommodate the emitter of a bipolar transistor, optimally reduces the time and temperature of the subsequent annealing of the local collector under the emitter.

Такая совокупность отличительных признаков позволяет устранить недостатки способа изготовления БиКМОП структуры и обеспечивает повышение качества и быстродействия ИС. This set of distinctive features allows you to eliminate the disadvantages of the method of manufacturing BiKMOS structure and provides improved quality and performance of IP.

На фиг.2.1. показано поперечное сечение структуры, включающей эпитаксиальный слой 4 на подложке 1 со скрытыми слоями 2 и 3, после формирования в эпитаксиальном слое областей карманов первого 5 и второго 6 типа проводимости для полевых транзисторов, изготовление охранных областей 7 под полевым окислом 8 между карманами разного типа проводимости, изготовление высоколегированной области коллектора 9 до контакта со скрытым слоем, формирование подзатворного окисла 10 и первого слоя поликремния 11, формирование базовых областей 12, удаление первого слоя поликремния и подзатворного окисла в окнах 13, предназначенных для формирования эмиттера. In Fig.2.1. shows a cross-section of a structure including an epitaxial layer 4 on a substrate 1 with hidden layers 2 and 3, after the formation of pockets of the first 5 and second 6 types of conductivity for field effect transistors in the epitaxial layer, the manufacture of protective areas 7 under field oxide 8 between pockets of different conductivity types , fabrication of the high-alloyed region of the collector 9 before contact with the hidden layer, the formation of the gate oxide 10 and the first layer of polysilicon 11, the formation of base regions 12, the removal of the first layer of polik emniya and gate oxide windows 13 intended for forming the emitter.

На фиг.2.2. показано поперечное сечение структуры после осаждения второго слоя поликремния, легирования слоя поликремния в местах размещения затворов и электрода эмиттера примесью второго типа проводимости, формирования затворов 14 и 15 и эмиттерного электрода 16 из поликремния, низкотемпературного окисления 17 поликремния затворов и электрода эмиттера и первого легирования областей стоков и истоков p-канального 19 и n-канального 18 полевых транзисторов. In Fig.2.2. shows the cross-section of the structure after deposition of the second polysilicon layer, doping of the polysilicon layer at the locations of the gates and the emitter electrode with an impurity of the second type of conductivity, the formation of gates 14 and 15 and the emitter electrode 16 of polysilicon, low-temperature oxidation of 17 polysilicon gates and the emitter electrode and the first doping of the drain areas and the sources of the p-channel 19 and n-channel 18 field-effect transistors.

На фиг. 2.3. показано поперечное сечение структуры после формирования изолирующего слоя на боковых стенках 22 затворов и эмиттерного электрода, второго легирования областей стоков и истоков n-канальных полевых транзисторов примесью второго типа проводимости 23 и первый отжиг при высокой температуре. In FIG. 2.3. the cross section of the structure after the formation of an insulating layer on the side walls 22 of the gates and the emitter electrode, the second doping of the drain areas and the sources of n-channel field effect transistors with an impurity of the second type of conductivity 23 and the first annealing at high temperature is shown.

На фиг. 2.4. показано поперечное сечение структуры после второго легирования областей стоков и истоков p-канальных полевых транзисторов примесью первого типа проводимости 24, пассивной базы 25 и эмиттера 26 биполярного транзистора и второго отжига при температуре ниже температуры первого отжига. In FIG. 2.4. the cross section of the structure after the second doping of the drain and source regions of p-channel field effect transistors with an impurity of the first type of conductivity 24, passive base 25 and emitter 26 of the bipolar transistor and second annealing at a temperature below the temperature of the first annealing is shown.

Пример. В монокристаллической подложке p-типа проводимости (10Ом•см) формируют первый скрытый слой диффузией сурьмы из твердого источника Sb₂O₅ в атмосфере азота при 1200^oC (с поверхностным сопротивлением 35 Ом/кв), формируют p+ скрытый слой с поверхностными сопротивлением 200 Ом/кв имплантацией бора с дозой 40 мккул/см² c последующей разгонкой при температуре 1100^oC.Example. In a p-type single crystal substrate (10 Ohm • cm), the first hidden layer is formed by diffusion of antimony from a solid source of Sb ₂ O ₅ in a nitrogen atmosphere at 1200 ^° C (with a surface resistance of 35 Ohm / sq), a p + hidden layer with a surface resistance of 200 is formed Ohm / sq implantation of boron with a dose of 40 μg / cm ² followed by acceleration at a temperature of 1100 ^o C.

Наращивают эпитаксиальный слой n-типа проводимости толщиной 1,75 мкм с сопротивлением 0,7 Ом•см, создают в эпитаксиальном слое карманы p-типа (имплантацией бора с дозой 1 мккул/см² и n-типа (имплантацией фосфора с дозой 1 мккул/см²), с последующей разгонкой при температуре 1050^oC в течение 70 мин в азоте в местах размещения n-канальных и p-канальных полевых транзисторов, формируют глубокий коллектор имплантацией фосфора с дозой 150 мккул/см² и отжигают в азоте при температуре 1050^oC, формируют слои нитрида кремния и окисла кремния, вскрывают в них окна, создают в карманах охранные области p+ типа проводимости имплантацией бора дозой 20 мккул/см² формируют полевой диэлектрик 0,4 мкм окислением при температуре 1000^oC в парах воды, создают подзатворный окисел толщиной 200

термическим окислением при 850^oC, осаждают первый слой поликремния толщиной 800

в процессе пиролиза моносилана при температуре 640^oC, формируют базовые области p типа проводимости имплантацией бора с дозой 6 мккул/см² через слои поликремния и окисла, удаляют первый слой поликремния ПХТ травлением с мест расположения эмиттера биполярных транзисторов, удаляют фоторезист, а затем подзатворный окисел в растворе плавиковой кислоты (1:50) под защитой поликремния, осаждают второй слой поликремния толщиной 0,25 мкм при температуре 640^oC разложением моносилана, легируют во втором слое поликремния места расположения затворов и электрода эмиттера примесью мышьяка с дозой 600 мккул/см², травят через маску фоторезиста поликремниевые затворы и поликремниевые контакты к эмиттерам, окисляют поликремний с затворов и электрода эмиттера при 850^oC, легируют области стока и истока n-канального полевого транзистора через маску фоторезиста фосфором с дозой 3 мккул/см² а p-канального с такой же дозой бором, формируют диэлектрик на боковых стенках затворов и электродов эмиттера осаждением слоя нитрида кремния толщиной 0,2 мкм с последующим его удалением с горизонтальных участков RIT травлением, легируют области истока и стока n-канального полевого транзистора и коллектора биполярного транзистора имплантацией через маску фоторезиста примесью мышьяка с дозой 800 мккул/см², отжигают структуру при температуре 900^oC 30 мин, контролируют параметры биполярного транзистора и при необходимости увеличивают время отжига, под защитой фоторезиста легируют области истока и стока p-канального полевого транзистора, области базы и эмиттера биполярного транзистора примесью бора с дозой 600 мккул/см², после чего отжигают структуру при температуре 850^oC в течение 30 мин.1.75 μm thick n-type conductivity epitaxial layer with a resistance of 0.7 Ohm • cm is built up, p-type pockets are created in the epitaxial layer (by implantation of boron with a dose of 1 μc / cm ² and n-type (by implantation of phosphorus with a dose of 1 μc / cm ² ), followed by acceleration at a temperature of 1050 ^o C for 70 min in nitrogen at the locations of n-channel and p-channel field-effect transistors, form a deep collector by implanting phosphorus with a dose of 150 μc / cm ² and anneal in nitrogen at a temperature 1050 ^o C, forming layers of silicon nitride and silicon oxide, autopsied at these windows, The created pocket in guarding area p + conductivity type by implantation of boron mkkul 20 dose / cm ² field dielectric is formed by oxidation of 0.4 microns at a temperature of 1000 ^o C in water vapor, creating gate oxide thickness 200

thermal oxidation at 850 ^o C, precipitate the first layer of polysilicon with a thickness of 800

during the pyrolysis of monosilane at a temperature of 640 ^° C, p-type base regions are formed by boron implantation with a dose of 6 µc / cm ² through polysilicon and oxide layers, the first PCT polysilicon layer is removed by etching from the locations of the bipolar transistor emitter, the photoresist is removed, and then the gate oxide in a solution of hydrofluoric acid (1:50) under the protection of polysilicon, precipitated a second layer of polysilicon with a thickness of 0.25 μm at a temperature of 640 ^o C by decomposition of monosilane, doped in the second layer of polysilicon the location of the gates and the emitter electrode with an admixture of arsenic with a dose of 600 μc / cm ² , etch polysilicon gates and polysilicon contacts to the emitters through the photoresist mask, oxidize polysilicon from the gates and the emitter electrode at 850 ^° C, dope the drain and source regions of the n-channel field-effect transistor with a phosphorus photoresist mask with a dose of 3 μg / cm ² and a p-channel with the same dose of boron, a dielectric is formed on the side walls of the gates and emitter electrodes by deposition of a silicon nitride layer with a thickness of 0.2 μm and its subsequent removal from horizontal sections of the RIT by etching, the source and drain areas of the n-channel field-effect transistor and the collector of the bipolar transistor are doped by implantation with an arsenic impurity through a photoresist mask with a dose of 800 μc / cm ² , the structure is annealed at a temperature of 900 ^° C for 30 minutes, the parameters of the bipolar transistor are controlled and, if necessary, the annealing time is increased , under the protection of the photoresist, the source and drain areas of the p-channel field-effect transistor, the base and emitter region of the bipolar transistor are doped with a boron impurity with a dose of 600 μg / cm ² , after which the structure is annealed at temperature of 850 ^o C for 30 minutes

Литература
1. ЕР N 0325342 A2, H 01 L 21/82, H 01 L 21/285.Literature
1. EP N 0325342 A2, H 01 L 21/82, H 01 L 21/285.

2. US Patent N 5455189, Int. CL H 01 L 21/265. 2. US Patent N 5455189, Int. CL H 01 L 21/265.

Claims

1. A method of manufacturing a BiCMOS structure, including the formation of hidden layers of both types of conductivity in a silicon substrate of the first type of conductivity, deposition of an epitaxial layer of the second type of conductivity, the formation in the epitaxial layer of the regions of the pockets of both types of conductivity for field-effect transistors with n- and p-channels, creating a deep collector of the second type of conductivity before contact with a hidden layer of the same type of conductivity in the area of the epitaxial layer intended for a bipolar transistor, manufacturing guards areas under then formed field oxide between pockets of different conductivity types, the formation of a gate oxide and the first polysilicon layer, the formation of a base region of the first type of conductivity, the removal of the first layer of polysilicon and gate oxide in the windows designed to accommodate the emitter of the bipolar transistor, the deposition of the second layer of polysilicon, doping a polysilicon layer at the locations of the gates and the emitter electrode with an impurity of the second type of conductivity, the formation of gates and emitter elec polysilicon type, the oxidation of polysilicon gates and the emitter electrode, the first doping of the drain and source regions of both types of field transistors with impurities of different types of conductivity, the formation of an insulating layer on the side walls of the gates and the emitter electrode, the second doping of the drain and source regions of the p-channel field effect transistor and the passive base of the bipolar transistor with an impurity of the first type of conductivity, then the areas of sinks and the sources of the n-channel field effect transistor and the collector of the bipolar trans the source with an impurity of the second type of conductivity, the final annealing of the structure, characterized in that the formation of the emitter electrode from the second polysilicon layer is performed by blocking the window under the emitter in the first polysilicon layer and the gate dielectric by the error in lithography, first, the second alloying of the drain and source n- regions is carried out of a channel field-effect transistor with an impurity of the second type of conductivity with a shorter mean free path during implantation, the first annealing of the structure is performed at high temperature, then the wire The second alloying of the areas of sinks and sources of the p-channel field effect transistor, the passive base and the emitter of the bipolar transistor is carried out with an impurity of the first type of conductivity with a larger mean free path during implantation and the second annealing is performed at a temperature below the temperature of the first annealing.

2. The method according to claim 1, characterized in that phosphorus is used as an impurity of the second type of conductivity during the first doping, and arsenic is used at the second doping and doping of the polysilicon layer at the locations of the gates and the emitter electrode.

3. The method according to claim 1, characterized in that the removal of the first polysilicon layer is carried out by plasma chemical etching, and the gate oxide in a liquid etchant based on hydrofluoric acid, under the protection of a polysilicon layer.