RU2125269C1

RU2125269C1 - Device for counting electric power

Info

Publication number: RU2125269C1
Application number: RU97114532A
Authority: RU
Inventors: М.Д. Скубилин; А.В. Письменов; Ю.П. Мардамшин
Original assignee: Таганрогский государственный радиотехнический университет
Priority date: 1997-08-28
Filing date: 1997-08-28
Publication date: 1999-01-20

Abstract

FIELD: computer engineering, in particular, design of automatic systems for checking electric power consumption. SUBSTANCE: device has generator of reference pulses, detectors of current values of voltage, current, frequency, phase difference and number of deviations outside tolerance range for time unit, pulse counter, four decoders, adder, pulse distributor, two decoders, seventeen groups of AND gates, eight memory registers, indexing unit and four OR gates. Goal of invention is achieved by introduced fifth OR gate, eighteenth and nineteenth groups of AND gates, ninth memory register, and pulse generator. Signal outputs are added to first and third decoders. Second group of information inputs and control input are added to adder. EFFECT: increased functional capabilities due to counting fines to source of poor quality electric power in public mains supply. 3 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано при построении автоматизированных систем учета и контроля электроэнергии. The invention relates to computer technology and can be used in the construction of automated systems for accounting and control of electricity.

Известно "устройство для контроля параметров электрической энергии" [1], содержащее генератор импульсов, счетчик импульсов, сумматор и индикатор (имеются в заявляемом объекте), вход которого соединен с выходом сумматора, три аналого-цифровых преобразователя (АЦП), преобразователь время-код (ПВК), три блока умножения и элемент задержки, выход которого соединен с синхровходом сумматора, информационный вход первого АЦП является первым информационным входом устройства, информационные входы второго и третьего АЦП соединены с вторым информационным входом устройства, выход генератора импульсов соединен с входом элемента задержки, счетным входом счетчика и с синхровходом всех АЦП, входы множимого и множителя первого блока умножения соединены соответственно с выходами первого и второго АЦП, входы множимого и множителя второго блока умножения соединены соответственно с выходами первого блока умножения и третьего АЦП, входы множимого и множителя третьего блока умножения соединены соответственно с выходами второго блока умножения и ПВК, входы которого соединены с выходами счетчика, а выходы третьего блока умножения соединены с информационными входами сумматора. The known "device for monitoring the parameters of electric energy" [1], containing a pulse generator, a pulse counter, an adder and an indicator (available in the claimed object), the input of which is connected to the output of the adder, three analog-to-digital converters (ADC), a time-code converter (PVC), three multiplication units and a delay element, the output of which is connected to the adder sync input, the information input of the first ADC is the first information input of the device, the information inputs of the second and third ADCs are connected to the second information at the input of the device, the output of the pulse generator is connected to the input of the delay element, the counting input of the counter and to the clock input of all ADCs, the inputs of the multiplier and multiplier of the first multiplication block are connected respectively to the outputs of the first and second ADCs, the inputs of the multiplier and multiplier of the second multiplication block are connected respectively to the outputs of the first the multiplication unit and the third ADC, the inputs of the multiplier and multiplier of the third multiplication unit are connected respectively to the outputs of the second multiplication unit and PVC, the inputs of which are connected to the outputs of the counter ica, and the outputs of the third multiplication block are connected to the information inputs of the adder.

Известно "устройство для учета электроэнергии" [2], содержащее генератор импульсов, датчики текущих значений напряжения и частоты электроэнергии в сети, тока в нагрузке, счетчик импульсов, счетный вход которого соединен с выходом генератора импульсов, четыре дешифратора, умножитель, сумматор, блок индикации, расширитель импульсов, вход которого соединен с выходом генератора импульсов, датчики разности фаз между напряжением и током в нагрузке и отклонения напряжения за поле допуска, два дешифратора, семнадцать групп элементов И, восемь регистров памяти и четыре элемента ИЛИ, причем первые входы элементов И групп с первой по шестую соединены соответственно с выходами датчиков напряжения, тока, частоты, разности фаз и отклонения напряжения за поле допуска и с выходом счетчика, выходы элементов И групп с первой по шестую соединены с входами регистров с первого по шестой соответственно, входы сброса которых соединены с первым выходом распределителя импульсов и с первыми входами первого и второго элементов ИЛИ, вторые входы элементов И групп с первой по шестую соединены с вторым выходом распределителя импульсов, третий выход которого соединен с первыми входами элементов И седьмой и восьмой групп, вторые входы которых соединены соответственно с выходами первых регистра и дешифратора, входы дешифраторов с первого по шестой соединены соответственно с выходами первого - шестого регистров, первые входы элементов И групп с девятой по четырнадцатую соединены соответственно с выходами второго регистра, второго, третьего, пятого, шестого и четырнадцатого дешифраторов, выходы элементов И групп с восьмой по четырнадцатую соединены соответствующими разрядами первого информационного входа умножителя, разряды второго информационного входа которого соединены с соответствующими разрядами выходов элементов И седьмой, пятнадцатой и шестнадцатой групп, выходы умножителя соединены с информационными входами седьмого и восьмого регистров, входы сброса которых соединены соответственно с выходами первого и второго элементов ИЛИ, выход третьего элемента ИЛИ соединен с первыми входами элементов И пятнадцатой группы, вторые входы которых соединены с соответствующими разрядами выхода седьмого регистра, выход четвертого элемента ИЛИ соединен с первыми входами элементов И шестнадцатой группы, вторые входы которых соединены поразрядно с выходом восьмого регистра и первыми входами элементов И семнадцатой группы, выходы которых соединены с соответствующими входами сумматора, вторые входы элементов И групп с девятой по четырнадцатую и семнадцатой соединены соответственно с выходами распределителя импульсов с четвертого по десятый, первые, вторые и третьи входы третьего и четвертого элементов ИЛИ соединены соответственно с выходами с четвертого по девятый распределителя импульсов, входы с второго по четвертый первого и второго элементов ИЛИ соединены соответственно с выходами с одиннадцатого по шестнадцатый распределителя импульсов (имеются в заявляемом объекте). The known "device for metering electricity" [2], containing a pulse generator, sensors of current values of voltage and frequency of electricity in the network, current in the load, a pulse counter, the counting input of which is connected to the output of the pulse generator, four decoders, a multiplier, an adder, an indication unit , a pulse expander, the input of which is connected to the output of the pulse generator, sensors of the phase difference between voltage and current in the load and voltage deviation beyond the tolerance field, two decoders, seventeen groups of elements And, eight reg memory sources and four OR elements, the first inputs of the elements AND groups one through six being connected respectively to the outputs of the voltage, current, frequency, phase difference and voltage deviations sensors for the tolerance field and to the counter output, the outputs of the elements AND groups one through six are connected with the inputs of the registers from the first to the sixth, respectively, the reset inputs of which are connected to the first output of the pulse distributor and to the first inputs of the first and second elements OR, the second inputs of the elements AND groups from the first to sixth are connected from the second the output of the pulse distributor, the third output of which is connected to the first inputs of the elements of the seventh and eighth groups, the second inputs of which are connected respectively to the outputs of the first register and decoder, the inputs of the decoders from the first to sixth are connected respectively to the outputs of the first to sixth registers, the first inputs of the elements of AND groups from the ninth to the fourteenth are connected respectively with the outputs of the second register, the second, third, fifth, sixth and fourteenth decoders, the outputs of the elements And groups of the eighth to fourteen are connected by the corresponding bits of the first information input of the multiplier, the bits of the second information input of which are connected with the corresponding bits of the outputs of the elements of the seventh, fifteenth and sixteenth groups, the outputs of the multiplier are connected with the information inputs of the seventh and eighth registers, the reset inputs of which are connected respectively to the outputs of the first and second elements OR, the output of the third element OR is connected to the first inputs of the elements AND of the fifteenth group, the second inputs of which are connected to the corresponding by the output discharge bits of the seventh register, the output of the fourth OR element is connected to the first inputs of the elements AND of the sixteenth group, the second inputs of which are connected bitwise with the output of the eighth register and the first inputs of the elements AND of the seventeenth group, the outputs of which are connected to the corresponding inputs of the adder, the second inputs of the elements AND groups with ninth through fourteenth and seventeenth are connected respectively to the outputs of the pulse distributor from fourth to tenth, the first, second and third inputs of the third and fourth elements LI are connected respectively with the outputs from the fourth to ninth pulse distributor, inputs from the second to fourth of the first and second elements OR are connected respectively with the outputs from the eleventh to sixteenth pulse distributor (available in the claimed object).

Известные [1 и 2] устройства учитывают качество электроэнергии, спрос на нее в течение суток, но их существенным техническим недостатком является отсутствие возможности введения штрафных санкций в адрес источника снижения качества электроэнергии в сети, в т.ч. за недопустимо высокие ее отклонения от норм и отключения потребителей без оснований на то. The well-known [1 and 2] devices take into account the quality of electricity, the demand for it during the day, but their significant technical drawback is the lack of the possibility of introducing penalties to the source of a decrease in the quality of electricity in the network, including for its unacceptably high deviations from the norms and disconnection of consumers without any reason.

Технический результат изобретения заключается в расширении функциональных возможностей за счет введения штрафных санкций в адрес источника ухудшения качества электроэнергии в сетях общего назначения, в т.ч. и безосновательного отключения потребителей электроэнергии. The technical result of the invention is to expand the functionality due to the introduction of penalties for the source of deterioration in the quality of electricity in general purpose networks, including and groundless power outages.

Технический результат достигается тем, что в устройство для учета электроэнергии, содержащее генератор эталонных импульсов, датчики текущих значений напряжения, тока, частоты, разности фаз и числа отклонений напряжения за поле допуска в единицу времени, счетчик импульсов, счетный вход которого соединен с выходом генератора импульсов, четыре дешифратора, сумматор, распределитель импульсов, вход которого соединен с выходом генератора импульсов, два дешифратора, семнадцать групп элементов И, восемь регистров оперативной памяти, блок индикации и четыре элемента ИЛИ, причем первые входы первых, вторых, третьих, четвертых, пятых и шестых элементов И соединены соответственно с выходами датчиков текущих значений напряжения, тока, частоты, разности фаз, отклонения напряжения за поле допуска и счетчика импульсов, а вторыми - с вторым выходом распределителя импульсов, информационные входы первых шести регистров памяти соединены соответственно с выходами первых шести элементов И групп, а их выходы обнуления соединены с первым выходом распределителя импульсов, первые шесть дешифраторов входами соединены соответственно с выходами первых шести регистров памяти, группы элементов И с седьмых по четырнадцатые первыми входами соединены соответственно с выходами первых шести дешифраторов, вторые входы групп седьмых и восьмых элементов И соединены с третьим выходом распределителя импульсов, вторые входы группы девятых элементов И соединены с пятым выходом распределителя, вторые входы группы десятых элементов И - с седьмым выходом распределителя импульсов, вторые входы группы одиннадцатых элементов И - с девятым выходом распределителя импульсов, вторые входы группы двенадцатых элементов И - с одиннадцатым выходом распределителя импульсов, вторые входы группы тринадцатых элементов И - с тринадцатым выходом распределителя импульсов и вторые входы группы четырнадцатых элементов И - с пятнадцатым выходом распределителя импульсов, умножитель первыми входами поразрядно соединен с выходами группы седьмых элементов И, а вторыми входами - с выходами групп восьмых, девятых, десятых, одиннадцатых, двенадцатых, тринадцатых и четырнадцатых элементов И, первый элемент ИЛИ входами соединен с первым, четвертым, восьмым и двенадцатым выходами распределителя импульсов, второй элемент ИЛИ входами соединен с первым, шестым, десятым и четырнадцатым выходами распределителя импульсов, третий элемент ИЛИ входами соединен с седьмым, одиннадцатым и пятнадцатым выходами распределителя импульсов, четвертый элемент ИЛИ входами соединен с пятым, девятым и тринадцатым выходами распределителя импульсов, седьмой и восьмой регистры памяти информационными входами поразрядно соединены с выходами умножителя, а входами обнуления с выходами первого и второго элементов И соответственно, группа пятнадцатых элементов И первыми входами поразрядно соединена с выходами седьмого регистра памяти, а вторыми - с выходом третьего элемента ИЛИ, группа шестнадцатых элементов И первыми входами поразрядно соединена с выходами восьмого регистра памяти, а вторыми - с шестнадцатым выходом распределителя импульсов, выходы групп пятнадцатых и шестнадцатых элементов И соединены поразрядно с первыми входами умножителя, а сумматор входами и выходами поразрядно соединен с выходами группы семнадцатых элементов И и блока индикации соответственно, в него введены пятый элемент ИЛИ, группы восемнадцатых и девятнадцатых элементов И, девятый регистр памяти и формирователь импульсов, причем в первый и третий дешифраторы введены сигнальные выходы, соединенные с входами пятого элемента ИЛИ, в сумматор введены вторая группа информационных входов и вход управления, соединенный с выходом пятого элемента ИЛИ, группа восемнадцатых элементов И первыми входами соединена с шестнадцатым выходом распределителя импульсов, девятый регистр памяти информационными входами соединен поразрядно с выходами сумматора, а выходами - с входами блока индикации и с вторыми входами группы восемнадцатых элементов И, выходы которых соединены поразрядно с вторыми информационными входами сумматора, и формирователь импульсов входом соединен с шестнадцатым выходом распределителя импульсов, а выходом с входом обнуления девятого регистра памяти. The technical result is achieved by the fact that in a device for metering electricity containing a reference pulse generator, sensors for current values of voltage, current, frequency, phase difference and the number of voltage deviations per tolerance field per unit time, a pulse counter, the counting input of which is connected to the output of the pulse generator , four decoders, adder, pulse distributor, the input of which is connected to the output of the pulse generator, two decoders, seventeen groups of AND elements, eight RAM registers, an indie block stations and four OR elements, the first inputs of the first, second, third, fourth, fifth and sixth AND elements being connected respectively to the outputs of the sensors for the current values of voltage, current, frequency, phase difference, voltage deviation beyond the tolerance field and pulse counter, and the second with the second output of the pulse distributor, the information inputs of the first six memory registers are connected respectively to the outputs of the first six elements AND groups, and their zeroing outputs are connected to the first output of the pulse distributor, the first six decoders torus inputs are connected respectively to the outputs of the first six memory registers, the group of elements And from the seventh to fourteenth first inputs are connected respectively to the outputs of the first six decoders, the second inputs of the groups of the seventh and eighth elements And are connected to the third output of the pulse distributor, the second inputs of the group of the ninth elements And are connected with the fifth output of the distributor, the second inputs of the group of tenth elements And - with the seventh output of the pulse distributor, the second inputs of the group of eleventh elements And - with the ninth output ohms of the pulse distributor, the second inputs of the group of twelfth elements And - with the eleventh output of the pulse distributor, the second inputs of the group of thirteenth elements And - with the thirteenth output of the pulse distributor and the second inputs of the group of fourteenth elements And - with the fifteenth output of the pulse distributor, the multiplier is connected to the outputs groups of the seventh elements of And, and the second inputs - with the outputs of the groups of the eighth, ninth, tenth, eleventh, twelfth, thirteenth and fourteenth elements of And, the first e element OR inputs connected to the first, fourth, eighth and twelfth outputs of the pulse distributor, the second element OR inputs connected to the first, sixth, tenth and fourteenth outputs of the pulse distributor, the third element OR inputs connected to the seventh, eleventh and fifteenth outputs of the pulse distributor, fourth element OR inputs connected to the fifth, ninth and thirteenth outputs of the pulse distributor, the seventh and eighth memory registers with information inputs are bitwise connected to the outputs of the multiplier, and odes of zeroing with the outputs of the first and second elements AND, respectively, the group of fifteenth elements And the first inputs is bitwise connected to the outputs of the seventh memory register, and the second with the output of the third element OR, the group of sixteenth elements AND the first inputs bitwise connected to the outputs of the eighth memory register, and the second - with the sixteenth output of the pulse distributor, the outputs of the groups of the fifteenth and sixteenth elements And are connected bitwise to the first inputs of the multiplier, and the adder inputs and outputs are bitwise connected is connected with the outputs of the group of seventeenth AND elements and the display unit, respectively, the fifth OR element, the groups of eighteenth and nineteenth AND elements, the ninth memory register and the pulse shaper are introduced into it, and the signal outputs connected to the inputs of the fifth OR element are introduced into the first and third decoders, a second group of information inputs and a control input connected to the output of the fifth OR element are entered into the adder, a group of eighteen elements And the first inputs are connected to the sixteenth output of the impulse distributor b) the ninth memory register with information inputs is connected bitwise with the outputs of the adder, and outputs are connected with the inputs of the display unit and with the second inputs of the group of eighteen elements And, the outputs of which are connected bitwise with the second information inputs of the adder, and the pulse shaper input is connected to the sixteenth output of the pulse distributor, and the output with the zeroing input of the ninth memory register.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - схема его сумматора; на фиг. 3 - пример зависимости потребленной электроэнергии нагрузкой по совокупности критериев ее качества, спроса и предложения, а также результирующее значение энергопотребления. In FIG. 1 shows a functional diagram of the device; in FIG. 2 is a diagram of its adder; in FIG. 3 - an example of the dependence of the energy consumed by the load according to the set of criteria for its quality, supply and demand, as well as the resulting value of energy consumption.

Устройство для учета электроэнергии содержит генератор 1 эталонных по частоте, форме и амплитуде импульсов, датчик 2 текущих значений напряжения в сети, датчик 3 текущих значений тока в нагрузке, датчик 4 текущих значений частоты напряжения в сети, счетчик 5 импульсов (круговой), первый 6, второй 7, третий 8 и четвертый 9 дешифраторы, умножитель 10, сумматор 11. Блок 12 индикации, распределитель 13 импульсов, датчик 14 разности фаз между напряжением в сети и током в нагрузке, датчик 15 числа отклонений напряжения в сети за поле допуска в единицу времени, пятый 16 и шестой 17 дешифраторы, группы первых 18, вторых 19, третьих 20, четвертых 21, пятых 22, шестых 23 элементов И, первый 24, второй 25, третий 26, четвертый 27, пятый 28, шестой 29 регистры оперативной памяти, группы седьмых 30, восьмых 31, девятых 32, десятых 33, одиннадцатых 34, двенадцатых 35, тринадцатых 36, четырнадцатых 37 элементов И, первый 38, второй 39, третий 40 и четвертый 41 элементы ИЛИ, седьмой 42 и восьмой 43 регистры памяти, группы пятнадцатых 44, шестнадцатых 45, семнадцатых 46 и восемнадцатых 4 элементов И, пятый 48 элемент ИЛИ, девятый 49 регистр памяти и формирователь 50 импульсов. Генератор 1 импульсов выходом соединен с входами счетчика 5 импульсов и распределителя 13 импульсов, датчики 2, 3, 4, 14 и 15 выходами поразрядно соединены с первыми входами групп 18, 19, 20, 21 и 22 элементов И соответственно, счетчик 5 импульсов поразрядно соединен выходами с первыми входами группы 23 элементов И. Распределитель 13 импульсов соединен первым выходом с входами сброса (обнуления) регистров памяти 24, 25, 26, 27, 28 и 29 и с первыми входами элементов ИЛИ 38 и 39, вторым выходом - с вторыми входами элементов И групп 18, 19, 20, 21, 22 и 23, третьим выходом - с вторыми входами элементов И групп 30 и 31, четвертым выходом - с вторым входом элемента ИЛИ 38, пятым выходом - с вторыми входами элементов И группы 32 и с первым входом элемента ИЛИ 41, шестым выходом - с вторым входом элемента ИЛИ 39, седьмым входом - с вторыми входами элементов И группы 33 и с первым входом элемента ИЛИ 40, восьмым выходом - с третьим входом элемента ИЛИ 38, девятым выходом - с вторыми входами элементов И группы 34 и с вторым входом элемента ИЛИ 41, десятым выходом - с третьим входом элемента ИЛИ 39, одиннадцатым выходом - с вторыми входами элементов И группы 35 и с вторым входом элемента ИЛИ 40, двенадцатым выходом - с четвертым входом элемента ИЛИ 38, тринадцатым выходом - с вторыми входами элементов И группы 36 и с третьим входом элемента ИЛИ 41, четырнадцатым выходом - с четвертым входом элемента ИЛИ 39, пятнадцатым выходом - с вторыми входами элементов И группы 37 и с третьим входом элемента ИЛИ 40 и шестнадцатым выходом - с первыми входами элементов И 46 и 47 и с входом формирователя 50 импульсов. Выходы групп 18, 19, 20, 21, 22 и 23 элементов И поразрядно соединены с установочными (информационными) входами регистров памяти 24, 25, 26, 27, 28 и 29 соответственно. Выходы регистра памяти 24 поразрядно соединены с входами дешифратора 6 и вторыми входами группы элементов И 30, выходы регистра памяти 25 поразрядно соединены с входами дешифратора 7 и с вторыми входами группы элементов И 32, а выходы регистров памяти 26, 27, 28 и 29 поразрядно соединены с входами дешифраторов 8, 9, 16 и 17 соответственно. Информационные выходы дешифраторов 6, 7, 8, 9, 16 и 17 поразрядно соединены с вторыми входами элементов и групп 31, 33, 34, 35, 36 и 37 соответственно, а сигнальные выходы дешифраторов 6 и 7 - с входами элемента ИЛИ 48. Выходы группы элементов И 30 соединены поразрядно с первыми входами умножителя 10, а выходы элементов И групп 31-37 соединены поразрядно с вторыми входами умножителя 10. Выходы умножителя 10 соединены поразрядно с информационными (установочными) входами регистров памяти 42 и 43, выходы регистра памяти 42 поразрядно соединены с вторыми входами группы элементов И 44, а выходы регистра памяти 43 - с вторыми входами элементов И групп 45 и 46. Выходы элементов И групп 44 и 45 соединены поразрядно с первыми входами умножителя 10, а выходы группы элементов И 47 и группы элементов И 46 соединены поразрядно с первыми и вторыми информационными входами соответственно сумматора 11, вход управления которого соединен с выходом элемента ИЛИ 48. Регистр памяти 49 соединен информационными (установочными) входами поразрядно с выходами сумматора 11, входом сброса (обнуления) - с выходом формирователя импульсов 50, а выходами - поразрядно с вторыми входами группы элементов И 47 и с входами блока индикации 12. The device for accounting for electricity contains a generator 1 reference in frequency, shape and amplitude of the pulses, a sensor 2 of the current voltage values in the network, a sensor 3 of the current values of the current in the load, a sensor 4 of the current values of the frequency of the voltage in the network, a counter of 5 pulses (circular), the first 6 , second 7, third 8 and fourth 9 decoders, multiplier 10, adder 11. Indication unit 12, pulse distributor 13, sensor 14 of the phase difference between the voltage in the network and the current in the load, sensor 15 of the number of voltage deviations in the network per tolerance unit time 16th and 6th 17th decoders, groups of the first 18, second 19, third 20, fourth 21, fifth 22, sixth 23 elements And, first 24, second 25, third 26, fourth 27, fifth 28, sixth 29 memory registers, groups seventh 30, eighth 31, ninth 32, tenth 33, eleventh 34, twelfth 35, thirteenth 36, fourteenth 37 AND elements, first 38, second 39, third 40 and fourth 41 OR elements, seventh 42 and eighth 43 memory registers, groups of fifteenth 44, sixteenth 45, seventeenth 46 and eighteenth 4 elements AND, the fifth 48th element OR, the ninth 49th memory register and form ovatel 50 pulses. The pulse generator 1 is connected to the inputs of the counter 5 pulses and the distributor 13 pulses, the sensors 2, 3, 4, 14 and 15 outputs are bitwise connected to the first inputs of groups 18, 19, 20, 21 and 22 elements And, accordingly, the pulse counter 5 is bitwise connected outputs with the first inputs of the group of 23 elements I. The distributor of 13 pulses is connected by the first output to the inputs of the reset (zeroing) of the memory registers 24, 25, 26, 27, 28 and 29 and with the first inputs of the elements OR 38 and 39, the second output with the second inputs elements And groups 18, 19, 20, 21, 22 and 23, the third exit - with the second the inputs of AND elements of groups 30 and 31, the fourth output - with the second input of the OR element 38, the fifth output - with the second inputs of the AND elements of group 32 and the first input of the OR element 41, the sixth output - with the second input of the OR element 39, the seventh input - the second inputs of AND elements of group 33 and with the first input of the OR element 40, the eighth output - with the third input of the OR element 38, the ninth output - with the second inputs of the AND elements of group 34 and the second input of the OR element 41, the tenth output - with the third input of the OR element 39, the eleventh output - with the second inputs of the elements group 35 and with the second input of the OR element 40, the twelfth output with the fourth input of the OR element 38, the thirteenth output with the second inputs of the AND elements of group 36 and the third input of the OR element 41, the fourteenth output with the fourth input of the OR element 39, the fifteenth output - with the second inputs of the AND elements of group 37 and with the third input of the OR element 40 and the sixteenth output - with the first inputs of the elements AND 46 and 47 and with the input of the pulse shaper 50. The outputs of groups 18, 19, 20, 21, 22 and 23 of the AND elements are bitwise connected to the installation (information) inputs of the memory registers 24, 25, 26, 27, 28 and 29, respectively. The outputs of the memory register 24 are bitwise connected to the inputs of the decoder 6 and the second inputs of the group of elements And 30, the outputs of the memory register 25 are bitwise connected to the inputs of the decoder 7 and to the second inputs of the group of elements 32, and the outputs of the memory registers 26, 27, 28 and 29 are bitwise connected with inputs of decoders 8, 9, 16 and 17, respectively. The information outputs of the decoders 6, 7, 8, 9, 16 and 17 are bitwise connected to the second inputs of the elements and groups 31, 33, 34, 35, 36 and 37, respectively, and the signal outputs of the decoders 6 and 7 are connected to the inputs of the element OR 48. Outputs groups of elements And 30 are connected bitwise with the first inputs of the multiplier 10, and the outputs of elements And groups 31-37 are connected bitwise with the second inputs of the multiplier 10. The outputs of the multiplier 10 are connected bitwise with the information (installation) inputs of the memory registers 42 and 43, the outputs of the memory register 42 bit connected to the second inputs of the group e elements 44, and the outputs of the memory register 43 - with the second inputs of the elements AND groups 45 and 46. The outputs of the elements AND groups 44 and 45 are connected bitwise to the first inputs of the multiplier 10, and the outputs of the group of elements 47 and the group of elements And 46 are connected bitwise to the first and second information inputs, respectively, of the adder 11, the control input of which is connected to the output of the OR element 48. The memory register 49 is connected by information (installation) inputs bitwise with the outputs of the adder 11, the reset (zeroing) input - with the output of the pulse shaper 50, and the output E - bitwise with the second inputs of the group of AND gates 47 and 12 to the inputs of the indication unit.

Сумматор 11 в каждом разряде содержит первый 51, второй 52 и третий 53 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51 образует вход управления сумматора 11, а его второй вход соединен с первым информационным входом сумматора 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 52 первым и вторым входами соединен с первым и вторым информационными входами сумматора 11, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 53 соединен с шиной переполнения предыдущего разряда (переноса единицы из предыдущего разряда в данный), вторым входом с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 52, а выход - с информационным выходом сумматора 11, девятнадцатый элемент И 54, соединенный первым входом с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51, а вторым - с вторым информационным входом сумматора 11, двадцатый элемент И 55, соединенный первым входом с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 51, а вторым - с шиной переполнения предыдущего разряда (переноса единицы из предыдущего разряда в данный), двадцать первый элемент И 56, соединенный первым входом с вторым информационным входом сумматора 11, а вторым - с шиной переполнения предыдущего разряда (переноса единицы из предыдущего разряда в данный), и шестой элемент ИЛИ 57, соединенный входами с выходами элементов И 54, 55 и 56, а выходом - с шиной переполнения данного разряда (переноса единицы из данного разряда в старший разряд). The adder 11 in each category contains the first 51, second 52 and third 53 elements EXCLUSIVE OR, the first input of the element EXCLUSIVE OR 51 forms the control input of the adder 11, and its second input is connected to the first information input of the adder 11, the element EXCLUSIVE OR 52 is the first and second inputs connected to the first and second information inputs of the adder 11, the first input of the EXCLUSIVE OR 53 element is connected to the overflow bus of the previous digit (transferring a unit from the previous digit to this one), the second input with the output of the EXCLUSIVE OR element 52, and the output is with the information output of the adder 11, the nineteenth AND 54 element, connected by the first input to the output of the EXCLUSIVE OR element 51, and the second with the second information input of the adder 11, the twentieth element And 55, connected by the first input to the output of the EXCLUSIVE OR 51 and the second - with the overflow bus of the previous discharge (transferring a unit from the previous discharge to this one), the twenty-first And 56 element connected by the first input to the second information input of the adder 11, and the second - with the overflow bus of the previous discharge (transfer units from the previous category to this one), and the sixth element OR 57, connected by the inputs to the outputs of the elements AND 54, 55 and 56, and the output - with the overflow bus of this category (transferring the unit from this category to the senior level).

Устройство работает следующим образом. The device operates as follows.

Датчики 2, 3, 4, 14 и 15 соединены с линией электросети общего назначения и нагрузки потребителя электроэнергии и на их выходах генерируются параллельные двоичные коды, пропорциональные текущим значениям напряжения в сети U(t), тока в нагрузке I(t), частоты переменного тока в сети f(t), разности фаз φ (t) между напряжением U в сети и током 1 в нагрузке. Генератор генерирует импульсы эталонной частоты, которые поступают на входы счетчика 5 и распределителя 13 импульсов. При этом на выходах счетчика 5 генерируются коды текущего времени суток, а на выходах распределителя 13 устанавливаются высокие потенциалы последовательно на каждом выходе. Каждый импульс с первого выхода распределителя 13 поступает на входы обнуления регистров 24 - 29, 42 и 43 и обнуляет их. На выходах дешифратора 6 устанавливаются коды коэффициентов К₁(U) (К₁₁, K₁₂, ...) качества электроэнергии по напряжению, на выходах дешифратора 7 - коды коэффициентов К₄(I_н) (K₄₁, К₄₂, ...) ухудшения качества электроэнергии по величине фактически присоединенной к сети мощности нагрузки P (тока I_н в нагрузке), на выходах дешифратора 8 - коды коэффициентов К₂ (f) (К₂₁, К₂₂, ...) качества электроэнергии по частоте тока нагрузке (сети), на выходе дешифратора 16 - коды коэффициентов K₃(φ) (К₃₁, К₃₂, ...) ухудшения качества электроэнергии по разности фаз φ(t) между напряжением в сети U и током I_н в нагрузке (cosφ), на выходе дешифратора 17 - коды коэффициентов К₆ (n) (К₆₁, К₆₂, ...) качества потребляемой энергии по числу n(t) выходов напряжения за поле допуска в единицу времени, а на выходе дешифратора 9 - коды коэффициентов К₅(t_с) (К₅₁, К₅₂, ...) спроса на электроэнергию в течение суток t_с. Каждым импульсом с третьего выхода распределителя 13, поступающим на вторые входы элементов И 30 и 31, коды напряжения и коэффициента K₁ поступают элементы И 31 и 31 на входы умножителя 10, а с его выходов коды величин произведения поступают на информационные (установочные) входы регистров 42 и 43, где фиксируются. Каждым импульсом с соответствующего выхода распределителя 13 через элемент ИЛИ 38 обнуляется регистр 42, а содержимое регистра 43 сохраняется. Каждым импульсом с соответствующего выхода распределителя 13 через элементы И 32 и 45 выходы регистров 25 и 43 соединяются с входами умножителя 10, на выходах которого генерируются коды, пропорциональные величинам U•К₁•I_н, которые поступают на информационные (установочные) входы регистров 42 и 43. Каждым импульсом с соответствующего выхода распределителя 13 через элемент ИЛИ 39 регистр 43 обнуляется, а каждым импульсом с седьмого выхода распределителя 13 открываются элементы И 33 и И 44 (через элемент ИЛИ 40), при этом выходы дешифратора 7 и регистра 22 соединяются с входами умножителя 10, на выходах которого генерируются коды величин U•К₁•I_н•К₄, которые поступают на входы регистров 42 и 43. Каждым импульсом с соответствующего выхода распределителя 13 через элемент ИЛИ 38 обнуляется регистр 42, а каждым импульсом с соответствующего выхода распределителя открываются элементы И 34 и И 45 (через элемент ИЛИ 41), при этом выходы дешифратора 8 и регистра 43 соединяются с входами умножителя 10, на выходах которого генерируются коды величин U•К₁•I_н•К₄•К₂, которые фиксируются регистрами 42 и 43. Каждым импульсом с соответствующего выхода распределителя 13 через элемент ИЛИ 39 обнуляется регистр 43, а каждым импульсом с соответствующего выхода распределителя 13 открываются элементы И 35 и И 44 (через элемент ИЛИ 40), при этом выходы дешифратора 16 и регистра 42 соединяются с входами умножителя 10, на выходах которого генерируются коды величин U•К₁•I_н•К₄•К₂ •К₃, которые фиксируются регистром 43. Каждым импульсом с соответствующего выхода распределителя 13 через элементы И 36, ИЛИ 41 и И 45 коды величин К6 с выходов дешифратора 17 и U•К₁•I_н•К₄•К₂ •К₃ с выходов регистра 43 поступают на входы умножителя 10, на выходах которого генерируются коды величин U•К₁•I_н•К₄•К₂• К₃• К₆, которые фиксируются регистрами 42 и 43. Каждым импульсом с соответствующего выхода распределителя 13 через элементы И 37 коды величин К₅ с выходов дешифратора 9 и через элементы И 44 коды величин U•К₁•I_н•К₄•К₂•К₃ •К₆ с выходов регистра 42 поступают на входы умножителя 10, при этом на его выходах генерируются коды величин U•К₁•I_н•К₄•К₂•К₃ •К₆•К₅, которые фиксируются регистром 43, а импульсом с шестнадцатого выхода распределителя 13 открываются элементы И 46. В случае выхода напряжения U(t) и частоты f(t) в сети за поля их допуска на сигнальных выходах дешифраторов 6 и 8 устанавливаются единичные потенциалы, которые поступают на вход управления сумматора 11. При нулевом потенциале на входе управления сумматора 11 последний осуществляет операции сложения содержимого первых информационных входов сумматора 11 с содержимым его вторых информационных входов, а при единичном потенциале на входе управления сумматора 11 выполняется операция вычитания содержимого вторых входов сумматора 11 из содержимого его первых входов. Тогда, в зависимости от состояния сигнальных выходов дешифраторов 6 и 8 (при соответствующих значениях величин U и f), по каждому импульсу с шестнадцатого выхода распределителя 13 через элементы И 47 и 48 к ранее накопленным значениям потребленной энергии W (W=U•I• Δt ) суммируются (или из них вычитается, вычитаются) текущие за отрезок времени Δt значения потребленной энергии W( Δ ). Генерируемый на выходах сумматора 11 код, после обнуления регистра 49 по переднему фронту импульса с выхода формирователя 50, фиксируется регистром 49 и отражается блоком индикации 12.Sensors 2, 3, 4, 14, and 15 are connected to the general-purpose power line and the load of the consumer of electricity and parallel binary codes are generated at their outputs, proportional to the current values of the voltage in the network U (t), current in the load I (t), and alternating frequency current in the network f (t), phase difference φ (t) between the voltage U in the network and current 1 in the load. The generator generates pulses of the reference frequency, which are fed to the inputs of the counter 5 and the distributor 13 pulses. At the same time, the outputs of the counter 5 generate codes of the current time of day, and the outputs of the distributor 13 set high potentials in series at each output. Each pulse from the first output of the distributor 13 is fed to the inputs of zeroing registers 24 - 29, 42 and 43 and resets them. At the outputs of the decoder 6, the codes of the coefficients K ₁ (U) (K ₁₁ , K ₁₂ , ...) of the quality of the electric power by voltage are set, at the outputs of the decoder 7 are the codes of the coefficients K ₄ (I _n ) (K ₄₁ , K ₄₂ , .. .) deterioration in the quality of electricity in terms of the amount of the load power P actually connected to the network (current I _n in the load), at the outputs of the decoder 8 are the codes of the coefficients K ₂ (f) (K ₂₁ , K ₂₂ , ...) of the quality of electricity in terms of current frequency load (network), at the output of the decoder 16 - codes of the coefficients K ₃ (φ) (K ₃₁ , K ₃₂ , ...) the deterioration of the quality of electricity by the phase difference φ (t) between voltage in the network U and current I _n in the load (cosφ), at the output of the decoder 17 - codes of the coefficients K ₆ (n) (K ₆₁ , K ₆₂ , ...) the quality of energy consumed by the number n (t) of voltage outputs per field tolerance per unit of time, and at the output of the decoder 9 - coefficient codes K ₅ (t _s ) (K ₅₁ , K ₅₂ , ...) of electricity demand during the day t _s . Each pulse from the third output of the distributor 13, arriving at the second inputs of the elements And 30 and 31, the voltage and coefficient codes K ₁ , the elements And 31 and 31 are supplied to the inputs of the multiplier 10, and from its outputs the codes of product quantities are sent to the information (installation) inputs of the registers 42 and 43, where they are fixed. Each pulse from the corresponding output of the distributor 13 through the OR element 38 is reset to register 42, and the contents of register 43 is stored. With each pulse from the corresponding output of the distributor 13, through the elements 32 and 45, the outputs of the registers 25 and 43 are connected to the inputs of the multiplier 10, the outputs of which generate codes proportional to the values of U • K ₁ • I _n , which are fed to the information (installation) inputs of the registers 42 and 43. With each pulse from the corresponding output of the distributor 13 through the OR element 39, the register 43 is reset, and with each pulse from the seventh output of the distributor 13 the elements And 33 and I 44 are opened (through the element OR 40), while the outputs of the decoder 7 and the register 22 s are connected to the inputs of the multiplier 10, at the outputs of which codes of quantities U • K ₁ • I _n • K ₄ are generated, which are fed to the inputs of the registers 42 and 43. Each pulse from the corresponding output of the distributor 13 through the OR 38 element is reset to register 42, and each pulse from the corresponding output of the distributor, the elements And 34 and And 45 are opened (through the OR element 41), while the outputs of the decoder 8 and register 43 are connected to the inputs of the multiplier 10, at the outputs of which codes of quantities U • K ₁ • I _n • K ₄ • K are generated ₂ , which are fixed by registers 42 and 43. Each and the pulse 43 from the corresponding output of the distributor 13 through the OR element 39 resets the register 43, and each pulse from the corresponding output of the distributor 13 opens the And 35 and I 44 elements (through the OR element 40), while the outputs of the decoder 16 and the register 42 are connected to the inputs of the multiplier 10, at the outputs of which codes of quantities U • K ₁ • I _n • K ₄ • K ₂ • K ₃ are generated, which are fixed by register 43. Each pulse from the corresponding output of the distributor 13 through elements 36, OR 41, and 45 codes of K6 values from the outputs decoder 17 and U • K ₁ • I _n • K ₄ • K ₂ • K ₃ from the outputs of register 43 go to the inputs of the multiplier 10, the outputs of which generate codes of quantities U • K ₁ • I _n • K ₄ • K ₂ • K ₃ • K ₆ , which are fixed by registers 42 and 43. Each pulse from the corresponding output of the distributor 13 through the elements And 37 codes of quantities K ₅ from the outputs of the decoder 9 and through the elements And 44 codes of quantities U • K ₁ • I _n • K ₄ • K ₂ • K ₃ • K ₆ from the outputs of the register 42 go to the inputs of the multiplier 10, while at its outputs codes of quantities U • K ₁ • I _n • K ₄ • K ₂ • K ₃ • K ₆ • K ₅ are generated, which are fixed by register 43, and the pulse from the sixteenth to of the output of the distributor 13, the And 46 elements are opened. In the event of a voltage U (t) and frequency f (t) in the network, unit potentials are installed at the signal outputs of the decoders 6 and 8, which are fed to the control input of the adder 11. At zero potential at the control input of the adder 11, the latter performs operations of adding the contents of the first information inputs of the adder 11 with the contents of its second information inputs, and at a unit potential at the control input of the adder 11, the operation of subtracting the contents many second inputs of the adder 11 from the contents of its first inputs. Then, depending on the state of the signal outputs of the decoders 6 and 8 (with the corresponding values of U and f), for each pulse from the sixteenth output of the distributor 13 through the elements 47 and 48 to the previously accumulated values of the consumed energy W (W = U • I • Δt) are summed up (or subtracted, subtracted from them) the current values of the consumed energy W (Δ) for the time interval Δt. The code generated at the outputs of the adder 11, after zeroing the register 49 along the leading edge of the pulse from the output of the former 50, is fixed by the register 49 and is reflected by the display unit 12.

Таким образом, регистром 49 регистрируются, а блоком индикации 12 отражаются визуально значения величин

(1)
где
n - число выходов значений U за поле допуска U_доп в i-e интервалы времени ( Δt_i, ) а обозначив через К комплексный коэффициент по совокупности критериев (K= K₁ К₂ К₃ К₄ К₅ К₆), результирующее значение W определяется по
W = ∑U•I_н•K ≅ ∫P(t)dt. (2)
На фиг. 3 в качестве примера приведены значения K₁(U) - фиг. 3.а; К₂(f) - фиг. 3.b; K₃(φ) - фиг. 3.с; К₄(I_н) - фиг. 3.d; K₅(t_с) - фиг. 3.е; U(t_с) - фиг. 3. g; P_факт(t_c) - фиг. З.h; P_зач(t_i) - фиг. 3.q, здесь площадь под кривой, но над осью абсцисс соответствует потребленной мощности (в пользу поставщика электроэнергии), а под осью абсцисс, но над кривой - штрафные санкции в пользу потребителя электроэнергии.Thus, the register 49 are recorded, and the display unit 12 visually reflects the values

(1)
Where
n is the number of outputs of the U values for the tolerance band U _extra in ie time intervals (Δt _i ,) and denoting by K the complex coefficient according to the set of criteria (K = K ₁ K ₂ K ₃ K ₄ K ₅ K ₆ ), the resulting value of W is determined by
W = ∑U • I _n • K ≅ ∫P (t) dt. (2)
In FIG. 3 as an example, the values of K ₁ (U) are given - FIG. 3.a; K ₂ (f) - FIG. 3.b; K ₃ (φ) - FIG. 3.c; To ₄ (I _n ) - FIG. 3.d; K ₅ (t _s ) - FIG. 3.e; U (t _s ) - FIG. 3. g; P _fact (t _c ) - FIG. Z.h; P _offset (t _i ) - FIG. 3.q, here the area under the curve, but above the abscissa axis corresponds to the consumed power (in favor of the electricity supplier), and under the abscissa axis, but above the curve - penalties in favor of the electricity consumer.

Устройство, схема и принцип действия которого описаны выше, позволяет экономически воздействовать на поставщика и потребителя электроэнергии в сторону поддержания электроэнергии в сетях общего назначения на заданном уровне ее качества и даже автоматически обеспечивает убыточность для поставщика веерных отключений потребителей без соответствующих оснований. The device, the scheme and principle of operation of which is described above, allows you to economically affect the supplier and consumer of electricity in the direction of maintaining electricity in general-purpose networks at a given level of its quality and even automatically provides a loss to the supplier of blackouts without any corresponding reason.

Источники информации
1. А. с. СССР N 1337906, м. кл. G 06 F 15/46, б. 34, 1987.Sources of information
1. A. p. USSR N 1337906, m. Cl. G 06 F 15/46, b. 34, 1987.

2. А. с. СССР N 1455346, м. кл. G 06 F 15/36, G 01 R 20/00, б. 4, 1989. 2. A. p. USSR N 1455346, met.cl. G 06 F 15/36, G 01 R 20/00, b. 4, 1989.

Claims

A device for metering electricity, containing a reference pulse generator, sensors for current values of voltage, current, frequency, phase difference and the number of voltage deviations per tolerance per unit time, a pulse counter, the counting input of which is connected to the output of the pulse generator, four decoders, an adder, a distributor pulses, the input of which is connected to the output of the pulse generator, two decoders, seventeen groups of AND elements, eight RAM registers, an indication unit and four OR elements, the first inputs The first, second, third, fourth, fifth and sixth AND elements are connected respectively to the outputs of the sensors of the current values of voltage, current, frequency, phase difference, voltage deviation beyond the tolerance field and pulse counter, and the second to the second output of the pulse distributor, information inputs the first six memory registers are connected respectively to the outputs of the first six elements AND groups, and their zeroing outputs are connected to the first output of the pulse distributor, the first six decoders inputs are connected respectively to by the first six memory registers, the group of elements And from the seventh to fourteenth first inputs are connected respectively to the outputs of the first six decoders, the second inputs of the groups of the seventh and eighth elements And are connected to the third output of the pulse distributor, the second inputs of the group of ninth elements And are connected to the fifth output of the distributor, the second inputs of the group of tenth elements And - with the seventh output of the pulse distributor, the second inputs of the group of the eleventh elements And - with the ninth output of the pulse distributor, the second inputs of UPPA of the twelfth elements AND - with the eleventh output of the pulse distributor, the second inputs of the group of the thirteenth elements And - with the thirteenth output of the pulse distributor and the second inputs of the group of fourteen elements - with the fifteenth output of the pulse distributor, the multiplier with the first inputs is bitwise connected to the outputs of the group of the seventh elements of And, and the second inputs - with the outputs of the groups of eighth, ninth, tenth, eleventh, twelfth, thirteenth and fourteenth elements AND, the first element OR inputs connected to the first, four the eighth, eighth and twelfth outputs of the pulse distributor, the second element OR inputs connected to the first, sixth, tenth and fourteenth outputs of the pulse distributor, the third element OR inputs connected to the seventh, eleventh and fifteenth outputs of the pulse distributor, the fourth element OR inputs connected to the fifth, ninth and the thirteenth outputs of the pulse distributor, the seventh and eighth memory registers with information inputs are bitwise connected to the outputs of the multiplier, and the zeroing inputs with the outputs of the first and second AND elements, respectively, a group of fifteenth AND elements with the first inputs bitwise connected to the outputs of the seventh memory register, and the second with the output of the third OR element, a group of sixteenth AND elements with the first inputs bitwise connected with the outputs of the eighth memory register, and the second with the sixteenth output of the pulse distributor, the outputs of the groups of the fifteenth and sixteenth elements of And are connected bitwise to the first inputs of the multiplier, and the adder inputs and outputs are bitwise connected to the outputs of the group of the seventeenth elements And the display unit, respectively, characterized in that the fifth OR element, the groups of eighteenth and nineteenth AND elements, the ninth memory register and the pulse shaper are introduced into the device, and the signal outputs connected to the inputs of the fifth OR element are introduced into the adder in the first and third decoders introduced a second group of information inputs and a control input connected to the output of the fifth element OR, a group of eighteen elements And the first inputs connected to the sixteenth output of the pulse distributor, the ninth p the memory register with information inputs is connected bitwise with the outputs of the adder, and outputs with inputs of the display unit and with the second inputs of the group of eighteen elements And, the outputs of which are connected bitwise with the second information inputs of the adder, and the pulse shaper input is connected to the sixteenth output of the pulse distributor, and the output to the input resetting the ninth memory register.