RU2107334C1

RU2107334C1 - Method for recording and reading of multiple- channel digital information

Info

Publication number: RU2107334C1
Application number: RU95121397A
Authority: RU
Inventors: А.К. Смирнов; Е.В. Замолодчиков; В.В. Петров; В.С. Туревский
Original assignee: Научно-производственное объединение автоматики и приборостроения
Priority date: 1995-12-18
Filing date: 1995-12-18
Publication date: 1998-03-20

Abstract

FIELD: instruments, in particular, storage equipment using moving information carrier, digital information receivers and transmitters. SUBSTANCE: method involves writing each information line to carrier using generation of check bit in additional channel by means of modulo two addition of alternating adjacent bits in each channel in two directions, and reading data together with generation of error characters if even-parity check of sum of information and check bits corresponding to added bits fail, and comparison of error characters, detection of fault channel using difference between intervals between equal error characters for same error, inversion of fault bits corresponding to error characters. Method amendment involves commutation of information and additional channels to all tracks of carrier in alternating order during writing, and reverse commutation of information of tracks to information and additional channels, comparison of error characters in packets, inversion of fault signal which packet differ. When quality of stored information is controlled, method involves bit-by-bit comparison of read information to source information to be stored. EFFECT: increased functional capabilities. 6 dwg

Description

Изобретение относится к приборостроению и может быть использовано в запоминающих устройствах на подвижном носителе, а также в устройствах передачи и приема цифровой информации. The invention relates to instrumentation and can be used in storage devices on a mobile medium, as well as in devices for transmitting and receiving digital information.

Известен способ записи-воспроизведения многоканальной цифровой информации, в котором записывают основную и дублирующую информацию с контрольными разрядами по четности для каждой из строк, контролируют построчно воспроизведенную информацию и четность, заменяют при обнаружении ошибки дефектную строку на дублирующую строку [1]. A known method of recording-reproducing multichannel digital information in which the main and duplicate information with parity check bits for each of the lines is recorded, line-by-line information and parity are controlled, and if an error is detected, the defective line is replaced with a duplicate line [1].

Недостатком такого способа является невысокая достоверность, поскольку не выявляются дефектные строки с четным количеством ошибок в строке при воспроизведении, не исправляются дефекты, если они содержатся в одних и тех же строках основного и дублирующего массива информации. The disadvantage of this method is its low reliability, since defective lines with an even number of errors in a line during playback are not detected, defects are not corrected if they are contained in the same lines of the main and duplicate information arrays.

Наиболее близким к предлагаемому является способ записи-воспроизведения многоканальной цифровой информации, в котором формируют при записи на носитель для каждой строки информации контрольный разряд путем суммирования по модулю 2 несовпадающих между собой информационных разрядов по одному в каждом канале в двух направлениях, формируют при воспроизведении признаки ошибок при отклонении от четности суммы информационных и контрольного разрядов, соответствующих суммируемым разрядам и формируемому контрольному разряду при записи, сравнивают между собой признаки ошибок, определяют дефектный канал по длительности интервала между совпавшими признаками одного и того же дефекта, инвертируют дефектные разряды, соответствующие признакам ошибок. Для исключения взаимного влияния дефектов в каналах корректируют разряды информации поканально последовательно, начиная с двух крайних каналов [2]. Closest to the proposed one is a method of recording and reproducing multichannel digital information, in which, when recording on a medium for each line of information, a control bit is formed by modulo summation of 2 mismatched information bits one at a time in each channel in two directions, and error signs are generated during reproduction in case of deviation from parity, the sum of information and control bits corresponding to the summed bits and the generated control bit during recording, compare they mutually identify the signs of errors, determine the defective channel by the length of the interval between the coincident signs of the same defect, and invert defective discharges corresponding to the signs of errors. To eliminate the mutual influence of defects in the channels, the bits of information are adjusted channel-by-channel sequentially, starting from the two extreme channels [2].

Недостатком такого способа является невысокая достоверность, вызванная возможностью размножения ошибок при неблагоприятном сочетании дефектов по строкам и каналам, а также отсутствием контроля качества записанной информации. Другим недостатком способа является его низкое быстродействие, связанное с поканально последовательной коррекцией информации. The disadvantage of this method is the low reliability caused by the possibility of propagation of errors with an unfavorable combination of defects along lines and channels, as well as the lack of quality control of the recorded information. Another disadvantage of this method is its low speed associated with channel-by-channel sequential information correction.

Целью изобретения является повышение достоверности записи-воспроизведения многоканальной цифровой информации и повышение быстродействия при воспроизведении. The aim of the invention is to increase the reliability of the recording-playback of multi-channel digital information and improve performance during playback.

Поставленная цель достигается тем, что в способе записи-воспроизведения многоканальной цифровой информации, основанном на формировании при записи на носитель для каждой строки информации контрольного разряда в дополнительном канале путем суммирования по модулю 2 несовпадающих между собой информационных разрядов по одному в каждом канале в двух направлениях, формировании при воспроизведении признаков ошибок при отклонении от четности суммы информационных и контрольного разрядов, соответствующих суммируемым разрядам и формируемому контрольному разряду при записи, сравнении между собой признаков ошибок, определении дефектного канала по длительности интервала между совпавшими признаками одного и того же дефекта, инвертировании дефектных разрядов, соответствующих признакам ошибок, коммутируют при записи информационные и дополнительный каналы поочередно на все дорожки носителя, осуществляют при воспроизведении обратную коммутацию информации дорожек на информационные и дополнительный каналы, сравнивают признаки ошибок пакетами, инвертируют дефектные разряды при совпадении пакетов признаков ошибок, формируют сигнал дефектности при несовпадении признаков ошибок, а при контроле качества записанной информации сравнивают поразрядно воспроизведенную нескорректированную информацию с запомненной исходной информацией при записи. This goal is achieved by the fact that in the method of recording and reproducing multichannel digital information, based on the formation when recording on a medium for each line of information, a check digit in an additional channel by adding modulo 2 mismatched information bits one at a time in each channel in two directions, the formation, when reproducing the signs of errors, when deviating from parity, the sum of information and control bits corresponding to the summed bits and the generated the control discharge during recording, comparing the signs of errors with each other, determining the defective channel by the length of the interval between the coincident signs of the same defect, inverting the defective bits corresponding to the signs of errors, switch the information and additional channels alternately to all tracks of the medium when recording, perform playback reverse switching of track information to information and additional channels, compare the signs of errors with packets, invert defective discharges, etc. and coincidence of error symptom packets, a defect signal is generated when the error signs do not coincide, and when controlling the quality of the recorded information, bitwise reproduced uncorrected information is compared with the stored source information when recording.

Совокупность вновь введенных операций не обнаружена ни в одном из известных источников информации и не следует из уровня техники. Следовательно, предложенное техническое решение соответствует изобретательскому уровню. The set of newly introduced operations is not found in any of the known sources of information and does not follow from the prior art. Therefore, the proposed technical solution meets the inventive step.

На фиг. 1 представлен пример формирования контрольных разрядов векторного кода при записи четырехканальной информации на носитель; на фиг. 2 - пример формирования корректирующих сигналов при воспроизведении; на фиг. 3 - структурная схема устройства кодирования и коррекции информации; на фиг. 4 - структурная схема формирователя корректирующих сигналов (ФСК); на фиг. 5 - коммутаторы для перемещения информации на входе и выходе накопителя; на фиг. 6 - таблица размещения информации каналов на дорожках носителя при различных положениях коммутаторов для перемежения. In FIG. 1 shows an example of the formation of control bits of a vector code when recording four-channel information on a medium; in FIG. 2 - an example of the formation of corrective signals during playback; in FIG. 3 is a structural diagram of a device for encoding and correcting information; in FIG. 4 is a structural diagram of a driver of corrective signals (FSK); in FIG. 5 - switches for moving information at the input and output of the drive; in FIG. 6 is a table showing channel information on media tracks at different positions of the interleaving switches.

На фиг. 1 информация размещена в K = 4 информационных каналах накопителя. Пятый канал предназначен для размещения контрольных разрядов векторного кода. Максимальная длина массива исправляемых ошибок равна M строк. Стрелками обозначено направление суммирования информационных разрядов при формировании контрольного разряда при записи информации. После окончания массива информации в контрольном канале продолжается формирование контрольных разрядов в течение

тактов.In FIG. 1 information is placed in K = 4 information channels of the drive. The fifth channel is designed to accommodate the control bits of the vector code. The maximum length of the array of correctable errors is M lines. The arrows indicate the direction of the summation of information bits during the formation of the control bit when recording information. After the end of the array of information in the control channel, the formation of control bits continues during

beats.

Устройство на фиг. 3 содержит цифровой вычислительный комплекс (ЦВК) 1, накопитель 2, коммутаторы 3, 4 и 5, регистр 6, счетчик 7, формирователь 8 контрольных разрядов (ФКР), формирователь 9 корректирующих сигналов, блок 10 элементов задержки, блок 11 сумматоров по модулю 2, шину 12 управления записью-воспроизведением и шину 13 управления воспроизведением без коррекции. The device of FIG. 3 contains a digital computer complex (CVC) 1, drive 2, switches 3, 4 and 5, register 6, counter 7, driver 8 control bits (FCR), driver 9 corrective signals, block 10 delay elements, block 11 adders modulo 2 , a recording / reproducing control bus 12, and a non-correction reproducing control bus 13.

Формирователь 8 контрольных разрядов содержит блок 14 сумматоров по модулю 2, блок 15 из K = 4 элементов задержки, блок 16 сумматоров по модулю 2, элемент 17 задержки и блок 18 из K-1 элементов задержки. Длительность задержки первого из элементов блока 15 равна M тактов (разрядов), а в каждом из последующих элементов увеличивается на один разряд по сравнению с предыдущим элементом, достигая в последнем элементе этого блока величины M + K - 1 разрядов. Длительность задержки в элементе 17 составляет M + K разрядов, а длительность задержки в каждом из элементов блока 18 составляет M разрядов. Блок 14 содержит K-1, а блок 16 содержит K + 1 двухвходовых сумматоров по модулю 2. The generator 8 control bits contains a block 14 adders modulo 2, a block 15 of K = 4 delay elements, a block 16 of adders modulo 2, a delay element 17 and a block 18 of K-1 delay elements. The delay time of the first of the elements of block 15 is equal to M clocks (bits), and in each of the subsequent elements it increases by one bit compared to the previous element, reaching M + K - 1 bits in the last element of this block. The delay time in the element 17 is M + K bits, and the delay time in each of the elements of the block 18 is M bits. Block 14 contains K-1, and block 16 contains K + 1 two-input adders modulo 2.

Формирователь 9 корректирующих сигналов на фиг. 4 содержит регистры 19 - 21, счетчики 22 - 23 импульсов, блок 24 сравнения, триггеры 25 - 27, дешифраторы 28, 29, элементы И 30 - 33, элементы ИЛИ 34, 35, элемент ИЛИ-НЕ 36, элементы 37-39 дифференцирования, коммутаторы 40, 41, блоки 42, 43 задержки. Величина задержек в блоке 42 равна τ₁ = 2M + 1 разрядов, τ₂ = 2M + 2 разрядов, . .., τ_k-1 = 2M + K - 1 разрядов, при этом вход задержки τ₁ блока 42 подключен к входу коммутатора 40, соответствующему информации первого информационного канала, ближнего к контрольному. Выход коммутатора 40, соответствующий последнему K информационному каналу, подключен без задержки через последний элемент ИЛИ к выходу блока 42, который является (K + 1) - м выходом формирователя 9. Аналогично выход коммутатора 41, соответствующий K информационному каналу, является K-выходом формирователя 9. Величина задержки в блоке 43 для выходной информации K-1 канала коммутатора 42 составляет τ_k-1 = 2M + K - 1 разрядов, для (K-2) - канала τ_k-2= τ_k-1 + 2M +K - 2 разрядов и т.д. Величина задержки в блоке 43 для выходной информации первого канала коммутатора 41 составляет

,
разрядов и равна суммарной задержке в блоке 42 для информации первого канала.The correcting signal generator 9 in FIG. 4 contains registers 19 - 21, counters 22 - 23 pulses, comparator 24, triggers 25 - 27,

decoders

28, 29, AND 30 - 33 elements, OR 34, 35 elements, OR-NOT 36 element, differentiation elements 37-39 ,

switches

40, 41,

delay units

42, 43. The delay value in block 42 is equal to τ ₁ = 2M + 1 bits, τ ₂ = 2M + 2 bits,. .., τ _k-1 = 2M + K - 1 bits, while the delay input τ _{1 of} block 42 is connected to the input of the switch 40 corresponding to the information of the first information channel closest to the control one. The output of the switch 40, corresponding to the last K information channel, is connected without delay through the last OR element to the output of block 42, which is the (K + 1) m output of the driver 9. Similarly, the output of the switch 41 corresponding to the K information channel is the K-output of the driver 9. The delay in block 43 for the output information K-1 of the channel of the switch 42 is τ _k-1 = 2M + K - 1 bits, for (K-2) the channel τ _k-2 = τ _k-1 + 2M + K - 2 digits, etc. The delay in block 43 for the output information of the first channel of the switch 41 is

,
bits and is equal to the total delay in block 42 for information of the first channel.

Устройство работает в режиме записи информации из ЦВК 1 в накопитель 2 с формированием контрольных разрядов векторного кода путем суммирования по модулю 2 информационных разрядов в двух диагональных направлениях; в режиме воспроизведения информации из накопителя 2 с коррекцией одиночных и пакетов ошибок длины M одновременно в нескольких каналах с обозначением дефектной неисправляемой информации; в режиме контрольного воспроизведения записанной информации из накопителя 2 вместе с разрядами векторного кода без коррекции. Управление режимами работы осуществляется по шинам 12 и 13. The device operates in the mode of recording information from the CVC 1 to the drive 2 with the formation of the control bits of the vector code by adding modulo 2 information bits in two diagonal directions; in the mode of reproducing information from the drive 2 with the correction of single and error packets of length M simultaneously in several channels with the designation of defective uncorrectable information; in the mode of control playback of the recorded information from the drive 2 together with the bits of the vector code without correction. Management of operating modes is carried out on buses 12 and 13.

В режиме записи информация по K каналам построчно поступает с выходов ЦВК 1 (фиг. 3) через коммутатор 5 в регистр 6. На фиг. 1 информация следует в направлении справа налево. В блоке 16 информация принятой строки с выхода регистра 6 поразрядно суммируется с выходной информацией блока 15 элементов задержки, разряды которой задержаны по отношению к принятой строке на различное количество от M до M + K - 1 тактов (разрядов) в зависимости от номера канала. В блоке 14 выходная информация регистра 6 поразрядно суммируется по модулю 2 с выходной информацией блока 18 элементов задержки, все разряды которой смещены на входе блока 14 на один канал по отношению к выходной информации регистра 6. Все элементы блока 18 имеют задержку на M тактов (разрядов). На выходе блока 16, подключенном к элементу 17 задержки, формируется контрольный разряд векторного кода, который с выхода элемента 17 вместе с информационными разрядами принятой строки с выходов регистра 6 поступают через коммутатор 3 на вход записи накопителя 2. По окончанию массива информации, подлежащего записи, в накопитель 2 в течение

тактов продолжается запись контрольных разрядов векторного кода (фиг. 1). Счетчик 7 производит подсчет количества записываемых строк с коэффициентом пересчета (1 + K) M. После каждых M записанных в накопитель 2 строк информации коммутатор 3 переключается на одну позицию (фиг. 5) и запись информации каналов смещается на одну дорожку накопителя 2. В результате на каждой дорожке накопителя 2 поочередно записывается информация всех каналов, как представлено в таблице на фиг. 6. Остальные блоки устройства в режиме записи не участвуют.In the recording mode, information on K channels is received line by line from the outputs of CVC 1 (Fig. 3) through switch 5 to register 6. In FIG. 1 information follows from right to left. In block 16, the information of the received line from the output of the register 6 is bitwise summed with the output information of the block 15 of delay elements, the bits of which are delayed in relation to the received line by a different number from M to M + K - 1 clocks (bits) depending on the channel number. In block 14, the output of register 6 is bitwise modulo 2 summed with the output of block 18 of delay elements, all bits of which are shifted at the input of block 14 by one channel with respect to the output of register 6. All elements of block 18 have a delay of M clocks (bits) ) At the output of block 16, connected to the delay element 17, a control bit of a vector code is formed, which from the output of element 17 together with the information bits of the received line from the outputs of register 6 is fed through switch 3 to the recording input of drive 2. At the end of the array of information to be recorded, to drive 2 for

cycles continues to record the control bits of the vector code (Fig. 1). The counter 7 counts the number of recorded lines with a conversion factor (1 + K) M. After every M lines of information recorded in the drive 2, the switch 3 switches to one position (Fig. 5) and the channel information recording is shifted by one track of the drive 2. As a result on each track of drive 2, information of all channels is recorded in turn, as shown in the table in FIG. 6. The remaining blocks of the device in recording mode are not involved.

В режиме воспроизведения информации вместе с контрольными разрядами векторного кода построчно поступает с выходов накопителя 2 через коммутаторы 4 и 5 в регистр 6. Каждая строка информации сопровождается тактовым импульсом воспроизведения ТИВ (фиг. 2а). Счетчик 7 производит по ТИВ подсчет количества воспроизведенных строк с тем же M (K + 1) коэффициентом пересчета. Коммутатор 4 работает аналогично коммутатору 3. В результате выходная информация накопителя 2 поканально восстанавливается и контрольные разряды поступают в регистр 6 по контрольному каналу и далее следуют на первый вход одного сумматора блока 16. На выходе элемента 17 формирователя 8 в режиме воспроизведения так же, как и в режиме записи, формируются значения контрольного разряда векторного кода путем суммирования по модулю 2 информационных разрядов в двух диагональных направлениях согласно фиг. 1. Сформированные значения контрольного разряда поступают на второй вход одного сумматора блока 16, где после суммирования с воспроизведенным тем же контрольным разрядом формируется признак ошибки. In the information playback mode, together with the control bits of the vector code, it is sent line by line from the outputs of the drive 2 through the switches 4 and 5 to the register 6. Each line of information is accompanied by a clock pulse of reproduction of the TIV (Fig. 2a). The counter 7 on TIV counts the number of reproduced lines with the same M (K + 1) conversion factor. Switch 4 operates similarly to switch 3. As a result, the output of drive 2 is restored channel-by-channel and control bits enter register 6 via the control channel and then go to the first input of one adder of block 16. At the output of element 17 of former 8 in playback mode, the same as in recording mode, the values of the check digit of the vector code are generated by summing modulo 2 information bits in two diagonal directions according to FIG. 1. The generated values of the control discharge go to the second input of one adder of block 16, where, after summing with the reproduced same control discharge, an error sign is formed.

При отсутствии ошибок в информационных и контрольном разрядах с выхода одного сумматора блока 16 на информационный вход регистра 19 поступают нулевые сигналы, что приводит к нулевым сигналам в регистрах 19 - 21 и на выходах коммутаторов 42 - 43 формирователя 9. Выходная информация регистра 6 задерживается в блоке 10 на величину. In the absence of errors in the information and control bits from the output of one adder block 16 to the information input of the register 19 receives zero signals, which leads to zero signals in the registers 19 - 21 and at the outputs of the switches 42 - 43 of the shaper 9. The output of the register 6 is delayed in the block 10 by value.

разрядов и без изменения в блоке 11 поступает в ЦВК 1.

discharges and without change in block 11 enters the CVC 1.

При наличии ошибок в массиве воспроизведенной информации (на фиг. 1 обозначены крестами на информации) на выходе формирователя 8, подключенном к входу регистра 19 в формирователе 9, формируются по фронтам ТИВ единичные признаки ошибок (фиг. 2б), образующиеся при суммировании ошибочного бита сначала в одном, а потом в другом диагональных направлениях. Каждому ошибочному информационному биту соответствуют два признака ошибок, расстояние в тактах между которыми равно M - 1 + K_i (где K_i - номер дефектного информационного канала). Выходная информация формирователя 8 последовательным кодом записывается в M - разрядный регистр 19. При заполнении регистра 19 M - разрядным пакетом ошибок его старший разряд устанавливается в 1 (фиг. 2в), элемент И 30 закрывается и запись информации в регистр 19 прекращается. Одновременно снимается запрет с R - входа счетчика 22 и он начинает счет ТИВ, срабатывая по их срезам. Открывается элемент И 31 для приема в регистр 20 второго пакета признаков ошибок. По первому единичному сигналу этого пакета, записанному в регистр 20, на выходе элемента ИЛИ-НЕ 36 формируется нулевой сигнал (фиг. 2г) и срезом этого сигнала информация счетчика 22 записывается в регистр 21. Выходная информация формирователя 8, соответствующая второму пакету признаков ошибок, записывается последовательным кодом в регистр 20. После записи M разрядов единичный сигнал с выхода M - разряда регистра 20 устанавливает в 1 триггер 27 (фиг. 2д) и фронтом его выходного сигнала, сформированного элементом 37, опрашивается блок 24 сравнения. При равенстве пакетов признаков ошибок с выходов регистров 19 и 20 выходной сигнал блока 24 устанавливает в 1 триггер 26 (фиг. 2д). По фронту сигнала триггера 26 элементом 38 формируется импульс, устанавливающий в 0 регистр 19 (фиг. 2в). Счетчик 22 обнуляется, элемент И 31 закрывается, прекращая запись информации в регистр 20, и открывается элемент И 30 для приема следующего пакета ошибок в регистр 19. Единичный сигнал триггера 26 открывает элемент И 33, и пакет признаков ошибок (корректирующих сигналов) с выхода M - разряда регистра 20 поступает на один, соответствующий дефектному каналу, выход коммутатора 41. Номер дефектного канала определяется кодом регистра 21. Временное положение пакета корректирующих сигналов на выходах коммутатора 41 по отношению к дефектным строкам определяется номером дефектного канала. Так, для первого информационного канала пакет корректирующих сигналов на выходах коммутатора 41 задержан по отношению к дефектным строкам на 3M + K тактов. С учетом задержки в блоке 43 для первого канала на величину

общая задержка на выходе формирователя 9 для корректирующих сигналов первого канала составит

тактов. Для второго информационного канала задержка пакета корректирующих сигналов составит 5M + K + 1 тактов, а общая задержка на выходе формирователя 9 с учетом задержки в блоке 41 (на 2M + 1 тактов меньше задержки для информации первого канала) будет равна общей задержке информации первого канала. Так будет и для всех остальных каналов. В результате задержка корректирующих сигналов на выходе формирователя 9 для всех каналов будет равна задержке информации в блоке 10. В блоке 11 сумматоров по модулю 2 производится инвертирование ошибочных разрядов дефектной строке одновременно во всех каналах. Скорректированная истрока информации записывается в ЦВК 1.If there are errors in the reproduced information array (indicated by crosses on the information in Fig. 1), at the output of the shaper 8 connected to the input of the register 19 in the shaper 9, individual signs of errors are generated along the TIV fronts (Fig. 2b), which are formed when the error bit is summed first in one and then in another diagonal directions. Each error information bit corresponds to two error indications, the distance in cycles between which is equal to M - 1 + K _i (where K _i is the number of the defective information channel). The output information of the shaper 8 with a sequential code is written to the M - bit register 19. When the register 19 is filled with an M - bit error packet, its high order bit is set to 1 (Fig. 2c), the And 30 element is closed, and the information recording in the register 19 is stopped. At the same time, the ban on the R - input of the counter 22 is lifted and it starts the TIV count, working according to their slices. The And element 31 is opened to receive in the register 20 a second packet of error signs. According to the first single signal of this packet recorded in the register 20, a zero signal is generated at the output of the OR-NOT 36 element (Fig. 2d) and by a slice of this signal the information of the counter 22 is recorded in the register 21. The output information of the former 8 corresponding to the second packet of error signs, is written with a sequential code to register 20. After recording M bits, a single signal from the output of the M - bit of register 20 is set to 1 trigger 27 (Fig. 2e) and the front of its output signal generated by element 37 is used to query the comparison unit 24. If the packets of error signs from the outputs of the

registers

19 and 20 are equal, the output signal of block 24 sets 1 trigger 26 (Fig. 2e). At the edge of the trigger signal 26, an impulse 38 is formed by the element 38, which sets register 0 to 0 (Fig. 2c). The counter 22 is reset, the element And 31 is closed, stopping the recording of information in the register 20, and the And element 30 is opened to receive the next packet of errors in the register 19. A single trigger signal 26 opens the And element 33, and a packet of error signs (correction signals) from the output M - the discharge of the register 20 is supplied to one, corresponding to the defective channel, the output of the switch 41. The number of the defective channel is determined by the code of the register 21. The temporary position of the package of correction signals at the outputs of the switch 41 with respect to the defective lines is determined number of the defective channel. So, for the first information channel, the packet of correction signals at the outputs of the switch 41 is delayed in relation to the defective lines by 3M + K clocks. Given the delay in block 43 for the first channel by

the total delay at the output of the shaper 9 for the correction signals of the first channel will be

beats. For the second information channel, the delay of the correction signal packet will be 5M + K + 1 clocks, and the total delay at the output of the driver 9, taking into account the delay in block 41 (2M + 1 clocks less than the delay for the information of the first channel), will be equal to the total delay of the information of the first channel. So it will be for all other channels. As a result, the delay of the correction signals at the output of the shaper 9 for all channels will be equal to the delay of the information in block 10. In block 11 of the adders modulo 2, the error bits are inverted to the defective line simultaneously in all channels. The corrected source of information is recorded in CVC 1.

Коррекция каждого пакета ошибок продолжается до тех пор, пока в регистре 20 содержатся единичные признаки ошибок. При нулевом значении кода регистра 20 на выходе элемента ИЛИ-НЕ 36 формируется единичный сигнал (фиг. 2г), устанавливающий в 0 триггеры 26 и 27. По срезу выходного сигнала триггера 26 элемент 39 вырабатывает сигнал сброса в 0 регистра 21. При наличии очередного пакета признаков ошибок в регистре 19 процесс коррекции повторяется. Корректирующие сигналы на выходах коммутатора 41 для ошибок, помеченных крестами на фиг. 1, представлены на фиг. 2 е, ж, з, и. Корректирующие сигналы на выходах формирователя 9 для дефектных строк тех же ошибок (для всех каналов одновременно) представлены на фиг. 2к. При наличии корректируемых ошибок на выходах триггера 25, коммутатора 40 и блока 42 формируются нулевые сигналы. The correction of each error packet continues until the register 20 contains a single error indication. With a zero value of the register code 20, a single signal is generated at the output of the OR-NOT 36 element (Fig. 2d), setting the triggers 26 and 27 to 0. By cutting the output signal of the trigger 26, the element 39 generates a reset signal to 0 of register 21. If there is another packet signs of errors in the register 19, the correction process is repeated. The correction signals at the outputs of the switch 41 for errors marked with crosses in FIG. 1 are shown in FIG. 2 e, g, s, and. The correction signals at the outputs of the former 9 for defective lines of the same errors (for all channels simultaneously) are presented in FIG. 2k. In the presence of correctable errors at the outputs of the trigger 25, the switch 40 and block 42, zero signals are generated.

При наличии ошибок воспроизведения в контрольном канале (фиг. 2б) формируется только один пакет признаков ошибок, который записывается в регистр 19, и по единичному сигналу с выхода его старшего разряда начинает работу счетчик 22. При коде K счетчика 22 срабатывает дешифратор 28, выходной сигнал которого через открытый элемент И 32 и элемент ИЛИ 35 сбрасывает регистр 19 (фиг. 2в). Коррекция информации в контрольном канале не производится, наличие ошибки в контрольном канале нигде не обозначается. If there are playback errors in the control channel (Fig. 2b), only one packet of error signs is generated, which is recorded in register 19, and the counter 22 starts working from the output of its high-order bit. With code K of counter 22, decoder 28 is activated, the output signal which through the open element And 32 and the element OR 35 resets the register 19 (Fig. 2B). Information is not corrected in the control channel; the presence of an error in the control channel is not indicated anywhere.

При несовпадении пакетов признаков ошибок в регистрах 19 и 20 по сигналу элемента 37 блок 24 сравнения вырабатывает сигнал, устанавливающий в 1 триггер 25. В зависимости от кода регистра 21, обозначающего номер дефектного канала, выходной сигнал триггера 25 через коммутатор 40 поступает на соответствующий выход блока 42, где задерживается на число тактов в соответствии с номером дефектного канала. На выходе блока 42 формируется единичный сигнал, совпадающий по времени с появлением с выходов блока 10 дефектных строк, признаки ошибок которых находятся в регистрах 19 и 20. Триггер 26 находится в нулевом состоянии, элемент И 33 закрыт, на выходах коммутатора 41 и блока 43 - нулевые сигналы. Коррекция дефектной строки не производится. Дефектная строка вместе с единичным сигналом ее дефектности записывается в ЦВК 1. При единичном состоянии триггера 25 снимается блокировка с R - входа счетчика 23 и он начинает подсчет ТИВ. При коде M счетчика 23 срабатывает дешифратор 29 и устанавливает в 0 триггер 25. По срезу сигнала триггера 25 элемент 38 вырабатывает импульс сброса регистра 19. устройство готово к приему информации о следующем пакете признаков ошибок. If the error symptom packets in the registers 19 and 20 do not match the signal of element 37, the comparison unit 24 generates a signal that sets to 1 trigger 25. Depending on the code of register 21, which indicates the number of the defective channel, the output signal of trigger 25 through the switch 40 is sent to the corresponding output of the block 42, where it is delayed by the number of ticks in accordance with the number of the defective channel. At the output of block 42, a single signal is generated that coincides with the appearance of defective lines from the outputs of block 10, the signs of errors of which are in registers 19 and 20. The trigger 26 is in the zero state, element 33 is closed, and the outputs of the switch 41 and block 43 zero signals. Correction of a defective line is not performed. The defective line along with a single signal of its defectiveness is recorded in CVC 1. With a single state of trigger 25, the lock is removed from the R - input of counter 23 and it starts counting TIV. With the code M of counter 23, the decoder 29 is triggered and sets the trigger 25 to 0. By cutting the trigger signal 25, the element 38 generates a reset pulse for register 19. The device is ready to receive information about the next packet of error signs.

При контроле качества записанной в накопитель 2 информации устройство работает в режиме воспроизведения информации, однако ее коррекция не производится. По сигналу "Воспроизведение без коррекции" по шине 13 регистр 19 устанавливается в 0. Триггеры 25 - 27, счетчики 22 - 23, регистр 20 находятся в нулевом состоянии. На выходах коммутаторов 40, 41 и блоков 42 - 43 формируются нулевые сигналы. Выходная информация накопителя 2 вместе с разрядами векторного кода через коммутаторы 4 и 5 поступает в регистр 6 и после задержки в блоке 10 проходит без изменения в ЦВК 1, где сравнивается с расчетной информацией. When controlling the quality of information recorded in the drive 2, the device operates in the information playback mode, however, its correction is not performed. The signal "Play without correction" on the bus 13 register 19 is set to 0. Triggers 25 - 27, counters 22 - 23, register 20 are in the zero state. At the outputs of the switches 40, 41 and blocks 42 to 43, zero signals are generated. The output of drive 2, together with the bits of the vector code, goes through the switches 4 and 5 to register 6 and, after a delay in block 10, passes without change to CVC 1, where it is compared with the calculated information.

Разработанный способ без коммутации каналов (коммутаторы 3 и 4) позволяет исключить одиночные ошибки или пакеты ошибок в M разрядов по одному из каналов, если бездефектный промежуток не менее M разрядов для первого канала (ближнего к контрольному), M + 1 разрядов для второго канала, M + 2 разрядов для третьего канала и т.д. Для последнего K канала бездефектный промежуток не может быть менее M + K - 1 разрядов. В способе исключаются массивы ошибок в M строк одновременно по всем каналам при бездефектном промежутке между дефектными массивами

строк. Если в предыдущем дефектном массиве отсутствуют ошибки в последних K, K-1, ... каналах, то бездефектный промежуток до следующего пакета или массива уменьшается до величины

строк, где n - номер последнего дефектного канала.The developed method without switching channels (switches 3 and 4) eliminates single errors or error packets in M bits on one of the channels if the defect-free interval is not less than M bits for the first channel (closest to the control one), M + 1 bits for the second channel, M + 2 bits for the third channel, etc. For the last K channel, the defect-free interval cannot be less than M + K - 1 digits. The method eliminates arrays of errors in M rows simultaneously on all channels with a defect-free gap between defective arrays

lines. If there are no errors in the last K, K-1, ... channels in the previous defective array, then the defect-free interval to the next packet or array decreases to

lines, where n is the number of the last defective channel.

Введение коммутации каналов на все дорожки носителя и обратной коммутации (коммутаторы 3 и 4) позволяет значительно увеличить длину исправляемых пакетов ошибок в одном из каналов. Основным условием исправляемости пакета ошибок при этом является наличие только одного пересечения обобщенного вектора суммирования информационных разрядов при формировании контрольного разряда с развернутым по каналам с помощью коммутаторов 3 и 4 пакетом ошибок. Минимальная длина исправляемых пакетов зависит от значений M и K. The introduction of channel switching on all tracks of the carrier and reverse switching (switches 3 and 4) can significantly increase the length of the corrected error packets in one of the channels. The main condition for correctability of the error packet in this case is the presence of only one intersection of the generalized vector of summation of information bits during the formation of the control bit with the error packet deployed over the channels using switches 3 and 4. The minimum length of patched packages depends on the values of M and K.

Достоинством разработанного способа является возможность исправления одиночных и пакетов ошибок значительной длины в одном из каналов, исправления ограниченного по длине массива ошибок одновременно по всем каналам при отсутствии эффекта размножения ошибок при коррекции, характерного для сверточных кодов. Для этого необходимо выбрать достаточную длину M сравниваемых пакетов признаков ошибок. В способе обозначаются неисправляемые пакеты ошибок, что позволяет его использовать совместно с другим способом коррекции, в частности, заменять дефектную неисправленную часть информации на бездефектную часть того же содержания из дублирующего массива по наличию сигнала дефектности. The advantage of the developed method is the ability to correct single and error packets of significant length in one of the channels, to fix a limited array of errors along all channels simultaneously in the absence of the effect of error propagation during correction, which is typical for convolutional codes. For this, it is necessary to select a sufficient length M of the compared packets of error signs. The method identifies uncorrectable error packets, which allows it to be used in conjunction with another correction method, in particular, to replace the defective uncorrected part of the information with the defect-free part of the same content from the duplicate array by the presence of a defect signal.

В зависимости от особенностей практического использования и характера возможных дефектов в носителе 2 из устройства, реализующего способ, могут быть исключены отдельные блоки. Например, если используется только один векторный метод коррекции без замены неисправленной дефектной части, то в блоке (формирователе) 9 могут быть исключены элементы (40 и 42). Если в накопителе 2 маловероятны пакеты ошибок значительной длины, то можно исключить коммутаторы 3 и 4. Depending on the features of the practical use and the nature of possible defects in the carrier 2, individual blocks may be excluded from the device implementing the method. For example, if only one vector correction method is used without replacing the defective defective part, then elements (40 and 42) can be excluded in the block (former) 9. If drive packets of significant length are unlikely in drive 2, then switches 3 and 4 can be excluded.

Источники информации. Sources of information.

1. Авторское свидетельство СССР N 1001166, кл. G 11 B 5/02, 1981. 1. USSR author's certificate N 1001166, cl. G 11 B 5/02, 1981.

2. Авторское свидетельство СССР N 1190409, кл. G 11 B 20/10, 1984 (прототип). 2. Copyright certificate of the USSR N 1190409, cl. G 11 B 20/10, 1984 (prototype).

Claims

A method for recording and reproducing multichannel digital information, based on the formation of a check digit in an additional channel when recording on a medium for each line by adding modulo 2 inconsistent information bits one at a time in each channel in two directions, forming error signs when reproducing from the parity of the sum of information and control bits corresponding to the summed bits and the generated control bit when recording, comparing and between each other the signs of errors, determining the defective channel by the length of the interval between the coincident signs of the same defect, inverting the defective bits corresponding to the signs of errors, characterized in that the information and additional channels are switched to each media track alternately when recording, the reverse is performed during playback switching the information of tracks on information and additional channels, comparing error signs with packets, defective bits are generated when the packet matches a sign error signal is formed at mismatch defects packet error characteristics and the quality control of the recorded information is compared bit by bit uncorrected reproduced information with information stored at the original recording.