RU2020422C1

RU2020422C1 - Multichannel monitor

Info

Publication number: RU2020422C1
Authority: RU
Inventors: В.В. Шевчук; В.Д. Шпон
Original assignee: Центральный аэрогидродинамический институт им.проф.Н.Е.Жуковского
Priority date: 1990-07-10
Filing date: 1990-07-10
Publication date: 1994-09-30

Abstract

FIELD: instrumentation engineering, in particular, electrical measuring instruments. SUBSTANCE: device uses a clock pulse generator, multichannel analog-to-digital converter with a series-connected switch and normalizer at each input, with a data control and reception digital device at the output, instruction registers at the switch control inputs, normalizers control driver, counter-divider, instruction storage and synchronizing unit. Three variants of synchronizing unit are given. EFFECT: enhanced speed of response, accuracy and reliability. 3 cl, 9 dwg

Description

Изобретение относится к приборостроению, в частности к электроизмерительной технике, и может быть использовано в тензо- и термометрии для измерения сигналов тензо- и термодатчиков. The invention relates to instrumentation, in particular to electrical engineering, and can be used in strain and thermometry to measure the signals of strain and temperature sensors.

Известен регистратор (система "Прочность"), предназначенный для автоматизации процессов измерения, сбора и обработки информации преобразователей различных величин, характеризующих тепловое, деформационное и напряженное состояние конструкций. Система состоит из нескольких измерительных подсистем (четырех) с двумя измерительными каналами каждая, устройства управления и обмена и ЭВМ. Измерительные сигналы в каждом канале через коммутаторы поступают на измерительный модуль, представляющий собой преобразователь сигналов датчиков в напряжение и АЦП на выходе, цифровые сигналы которого поступают через информационную шину цифровой части системы в ЭВМ. Поскольку получение цифрового результата измерения в АЦП (уравновешивание) проходит при совместной работе преобразователя сигналов датчиков, датчиков и линий связи, получение результата измерения требует большого времени из-за неизбежных переходных процессов, связанных с уравновешиванием измерительной цепи. Known recorder (system "Strength"), designed to automate the processes of measuring, collecting and processing information of transducers of various sizes, characterizing the thermal, deformation and stress state of structures. The system consists of several measuring subsystems (four) with two measuring channels each, control and exchange devices and computers. The measuring signals in each channel through the switches are fed to the measuring module, which is a converter of the sensor signals to voltage and the ADC at the output, the digital signals of which are fed through the information bus of the digital part of the system to the computer. Since obtaining a digital measurement result in the ADC (balancing) takes place during the joint operation of the transducer of sensors, sensors and communication lines, obtaining a measurement result requires a lot of time due to the inevitable transients associated with balancing the measuring circuit.

Наиболее близкой по технической сущности и достигаемому эффекту является система "Ресурс 23/27", состоящая из восьми нормализаторов с соответствующими коммутаторами на входе и блоком АЦП на выходе. Для формирования временной диаграммы управления работой системы имеется тактовый генератор и один общий формирователь управления нормализаторами на их управляющих входах. Результаты измерения из блока АЦП поступают в ЭВМ. Блок АЦП с восемью аналоговыми входами и одним цифровым выходом представляет собой многоканальный АЦП. ЭВМ, осуществляющая цифровое управление коммутаторами и принимающая цифровые результаты измерения (данные), по существу выполняемых функций является цифровым устройством управления и приема данных, которое может быть реализовано не только ЭВМ как таковой, а и микропроцессорами, цифровыми автоматами, цифровыми регистраторами и т.д. В этой системе существенно увеличено быстродействие за счет введения нормализаторов, не требующих участия в аналого-цифровом преобразовании сигналов датчиков. Однако для ряда задач (например, ресурсные испытания конструкций с количеством входов системы, достигающим тысяч и даже десятков тысяч) общее время измерения сигналов со всех входов оказывается значительным. Пусть D- число входов, подключенных через коммутатор к одному нормализатору. Тогда общее время измерения системой всех входных сигналов определится выражением
Т=D(Т_пуск+Т_к+Т_н+Т_ацп+Т_прием+Т_{возврат})
или
Т=DТ_н+D(Т_пуск+Т_к+Т_ацп+Т_прием+Т_{возврат}), где Т_пуск - время прохождения команды "Пуск" до ее исполнения; Т_к - временная задержка для установления режима ключевых элементов коммутаторов; Т_н - время нормализации сигналов в нормализаторе; Т_ацп - время работы АЦП; Т_прием - время приема результатов измерения; Твозврат - время возврата системы на исходную позицию, n - число каналов нормализации (число нормализаторов) системы.The closest in technical essence and achieved effect is the Resource 23/27 system, consisting of eight normalizers with corresponding switches at the input and an ADC block at the output. To form a time chart for controlling the operation of the system, there is a clock generator and one common shaper for controlling normalizers at their control inputs. The measurement results from the ADC block are sent to the computer. The ADC block with eight analog inputs and one digital output is a multi-channel ADC. A computer that performs digital control of switches and receives digital measurement results (data) of essentially performed functions is a digital device for controlling and receiving data, which can be implemented not only by computers, but also by microprocessors, digital machines, digital recorders, etc. . In this system, performance has been significantly increased due to the introduction of normalizers that do not require participation in analog-to-digital conversion of sensor signals. However, for a number of tasks (for example, life tests of structures with the number of system inputs reaching thousands and even tens of thousands), the total time for measuring signals from all inputs is significant. Let D be the number of inputs connected through a switch to one normalizer. Then the total measurement time by the system of all input signals is determined by the expression
T = D (T _start + T _to + T _n + T _atsp + T _reception + T _return )
or
T = DT _n + D (T _start + T _to + T _atsp + T _reception + T _return ), where T _start is the time the “Start” command _takes to execute; T _to - the time delay for establishing the key elements of the switches; T _n - time to normalize the signals in the normalizer; T _ADC - the operating time of the ADC; T _reception - the time of reception of the measurement results; Return - the time the system returns to its original position, n is the number of normalization channels (number of normalizers) of the system.

К недостаткам следует отнести СТАРТ/СТОП-й режим работы нормализаторов, отрицательно сказывающийся на точности результатов нормализации из-за неритмичности запуска нормализаторов. Построение блока АЦП (многоканального АЦП) из восьми отдельных АЦП добавляет в результаты измерения дополнительную погрешность из-за неидентичности точностных характеристик отдельных АЦП и существенно усложняет и удорожает конструкцию системы, уменьшая, кроме того, ее надежность и увеличивая затраты на метрологическое обеспечение. Управление коммутаторами осуществляется от ЭВМ через единый регистр команд для всех нормализаторов параллельно, что не позволяет измерять одновременно сигналы различных входов для разных нормализаторов. The disadvantages include the START / STOP mode of operation of the normalizers, which negatively affects the accuracy of the normalization results due to the irregularity of the start of the normalizers. The construction of an ADC block (multi-channel ADC) from eight separate ADCs adds an additional error to the measurement results due to the non-identical accuracy characteristics of individual ADCs and significantly complicates and increases the cost of the system design, further reducing its reliability and increasing the cost of metrological support. The switches are controlled from a computer through a single register of commands for all normalizers in parallel, which does not allow measuring signals of different inputs for different normalizers at the same time.

Целью изобретения является расширение функциональных возможностей, повышение быстродействия, точности и надежности регистратора. The aim of the invention is the expansion of functionality, increasing the speed, accuracy and reliability of the registrar.

Цель достигается тем, что в многоканальный регистратор, содержащий тактовый генератор, многоканальный аналого-цифровой преобразователь с последовательно соединенными коммутатором и нормализатором на каждом входе, цифровое устройство управления и приема данных на выходе, регистр команд, подключенный к управляющему входу одного из коммутаторов, и формирователь управления нормализаторами, подключенный выходом к управляющим входам нормализаторов, введены дополнительные регистры команд, подключенные к управляющим входам остальных коммутаторов, счетчик-делитель, запоминающее устройство команд, блок синхронизации, соединенный первым синхровходом с выходом деления счетчика-делителя, а вторым - с выходом конца преобразования аналого-цифрового преобразователя, вход запуска которого соединен с выходом тактового генератора и входом счетчика-делителя, счетный выход которого соединен с управляющим входом аналого-цифрового преобразователя, а выход деления - с входами записи регистров команд, информационные входы которых соединены с выходами запоминающего устройства команд, входы команд и стробирования которого соединены соответственно с выходами команд и стробирования команд цифрового устройства управления и приема данных, управляющий вход команд и управляющий вход данных которого соединены с выходом готовности команд и выходом готовности данных блока синхронизации соответственно, вход формирователя управления нормализаторами подключен к выходу деления, либо счетному выходу счетчика-делителя, блок синхронизации состоит из двух одновибраторов, вход и выход одного из которых являются первым синхровходом и выходом готовности команд, вход и выход другого - вторым синхровходом и выходом готовности данных блока синхронизации; блок синхронизации состоит из RS-триггера, сдвигового регистра и трех D-триггеров, выходы первого D-триггера, регистра, RS-триггера соединены соответственно с D-входами второго и третьего D-триггеров и регистра, причем первым синхровходом блока синхронизации являются объединенные S-входы первого и второго D-триггеров, R-вход RS-триггера и С-вход регистра, входом сброса готовности команд - R-входы первого и второго D-триггеров и S-вход RS-триггера, вторым синхровходом, входом сброса готовности данных, выходами готовности команд и данных блока синхронизации являются соответственно объединенные С-входы D-триггеров, R-вход третьего D-триггера, выходы второго и третьего D-триггеров, D-вход первого D-триггера соединен с шиной нулевого сигнала, а входы сброса готовностей команд и данных блока синхронизации соединены с выходами стробирования команд и данных цифрового устройства управления и приема данных. The goal is achieved in that a multichannel recorder containing a clock generator, a multichannel analog-to-digital converter with a switch and a normalizer connected in series at each input, a digital control and data reception device at the output, a command register connected to the control input of one of the switches, and a shaper control of normalizers, connected by an output to the control inputs of normalizers, introduced additional command registers connected to the control inputs of the remaining com utilities, counter-divider, command memory, synchronization unit connected by the first sync input to the output of the division of the counter-divider, and the second with the output of the conversion end of the analog-to-digital converter, the start input of which is connected to the output of the clock generator and the input of the counter-divider the output of which is connected to the control input of the analog-to-digital converter, and the output of division is with the inputs of the recording of the command registers, the information inputs of which are connected to the outputs of the memory of the command , the command and gating inputs of which are connected respectively to the command outputs and gating commands of the digital control and data receiving device, the control command input and control data input of which are connected to the command ready output and the data ready output of the synchronization unit, respectively, the input of the normalizer control shaper is connected to the division output or to the counting output of the counter-divider, the synchronization unit consists of two single-vibrators, the input and output of one of which are the first sync ode and exit readiness of commands, input and output of the other - the second clock input and output readiness of the data of the synchronization unit; the synchronization unit consists of an RS-trigger, a shift register and three D-triggers, the outputs of the first D-trigger, register, RS-trigger are connected respectively to the D-inputs of the second and third D-triggers and register, and the combined S is the first sync input of the synchronization block -inputs of the first and second D-flip-flops, R-input of the RS-flip-flop and C-input of the register, input for resetting the readiness of commands - R-inputs of the first and second D-flip-flops and S-input of the RS-flip-flop, second clock input, input of readiness-reset , outputs readiness commands and block data synchron These are the combined C-inputs of the D-flip-flops, the R-input of the third D-flip-flop, the outputs of the second and third D-flip-flops, the D-input of the first D-flip-flop is connected to the zero signal bus, and the inputs for resetting the readiness of commands and data of the synchronization block are connected with outputs gating commands and data of a digital control device and receiving data.

На фиг. 1 представлена схема заявляемого регистратора; на фиг. 2, 3 и 4 - схема и временная диаграмма работы блока синхронизации, выполненного на базе одновибраторов, и соответствующий алгоритм работы цифрового устройства управления и приема данных; на фиг. 5, 6 и 7 - схема, временная диаграмма работы блока синхронизации, построенного на базе триггеров, и соответствующий алгоритм работы цифрового устройства управления и приема данных; на фиг. 8 и 9 - модификации алгоритмов работы цифрового устройства управления и приема данных при построении его в виде двух независимых устройств (цифрового устройства управления и цифрового устройства приема данных) для указанных вариантов выполнения блока синхронизации. In FIG. 1 presents a diagram of the inventive registrar; in FIG. 2, 3 and 4 - a diagram and a timing diagram of the operation of the synchronization unit, made on the basis of single-vibrators, and the corresponding algorithm of the digital device for controlling and receiving data; in FIG. 5, 6 and 7 — a diagram, a timing diagram of the operation of the synchronization unit, built on the basis of triggers, and the corresponding algorithm of the digital device for controlling and receiving data; in FIG. 8 and 9 are modifications of the algorithms of the digital control and data reception device when constructing it in the form of two independent devices (digital control device and digital data reception device) for the indicated synchronization block embodiments.

Многоканальный регистратор содержит тактовый генератор 1, многоканальный аналого-цифровой преобразователь 2 с последовательно соединенными коммутатором 3 и нормализатором 4 на каждом входе, цифровое устройство 5 управления и приема данных на выходе, регистр 6 команд, подключенный к управляющему входу одного из коммутаторов 3, и формирователь 7 управления нормализаторами 4, подключенный выходом к управляющим входам нормализаторов 4, дополнительные регистры 6 команд, подключенные к управляющим входам остальных коммутаторов 3, счетчик-делитель 8, запоминающее устройство 9 команд, блок 10 синхронизации, соединенный первым синхровходом с выходом деления счетчика-делителя 8, а вторым - с выходом конца преобразования аналого-цифрового преобразователя 2, вход запуска которого соединен с выходом тактового генератора 1 и входом счетчика-делителя 8, счетный выход которого соединен с управляющим входом аналого-цифрового преобразователя 2, а выход деления - с входами записи регистров 6 команд, информационные входы которых соединены с выходами запоминающего устройства 9 команд, входы команд и стробирования которого соединены соответственно с выходами команд и стробирования команд цифрового устройства 5 управления и приема данных, управляющий вход команд и управляющий вход данных которого соединены с выходом готовности команд и выходом готовности данных блока 10 синхронизации соответственно, вход формирователя 7 управления нормализаторами 4 подключен к выходу деления, либо счетному выходу счетчика-делителя 8, а информационный выход АЦП 10 подключен к информационному входу устройства 5 управления и приема данных. Блок 10 синхронизации состоит из двух одновибраторов 11 и 12, вход и выход одного из которых являются первым синхровходом и выходом готовности команд, вход и выход другого - вторым синхровходом и выходом готовности данных блока 10 синхронизации. Блок 10 синхронизации в другом исполнении состоит из RS-триггера 13, регистра 14, D-триггеров 15-17, выходы первого D-триггера 15, регистра 14, RS-триггера 13 соединены соответственно с D-входами второго 16 и третьего 17 D-триггеров и регистра 14, причем первым синхровходом блока 10 синхронизации являются объединенные S-входы первого 15 и второго 16 D-триггеров, R-вход RS-триггера 13 и С-вход регистра 14, входом сброса готовности команд - R-входы первого 15 и второго 16 D-триггеров и S-вход RS-триггера 13, вторым синхровходом, входом сброса готовности данных, выходами готовностей команд и данных блока 10 синхронизации являются соответственно объединенные С-входы D-триггеров 15-17, R-вход третьего D-триггера 17, выходы второго 16 и третьего 17 D-триггеров, D-вход первого D-триггера 15 соединен с шиной нулевого сигнала, а входы сброса готовностей команд и данных блока 10 синхронизации соединены с выходами стробирования команд и данных цифрового устройства 5 управления и приема данных. The multi-channel recorder contains a clock 1, a multi-channel analog-to-digital converter 2 with a switch 3 and a normalizer 4 connected in series at each input, a digital device 5 for controlling and receiving data at the output, a command register 6 connected to the control input of one of the switches 3, and a shaper 7 control of normalizers 4, connected by the output to the control inputs of normalizers 4, additional registers 6 teams connected to the control inputs of the remaining switches 3, counter-divide al 8, a command memory 9, a synchronization unit 10 connected by a first clock input to the output of the division of the counter-divider 8, and a second to the output of the conversion end of the analog-to-digital converter 2, the start input of which is connected to the output of the clock generator 1 and the input of the counter-divider 8, the counting output of which is connected to the control input of the analog-to-digital converter 2, and the division output is connected to the recording entries of the registers of 6 commands, the information inputs of which are connected to the outputs of the memory device 9 commands, command inputs and the gating of which is connected respectively to the outputs of the commands and gating of the commands of the digital device 5 for control and reception of data, the control input of the commands and the control input of the data of which are connected to the output of the readiness of the commands and the data ready output of the synchronization unit 10, respectively, the input of the shaper 7 of the control of normalizers 4 is connected to the output division, or the counting output of the counter-divider 8, and the information output of the ADC 10 is connected to the information input of the device 5 control and receive data. Block 10 synchronization consists of two one-shots 11 and 12, the input and output of one of which are the first clock input and output ready commands, the input and output of the other - the second clock input and output data ready block synchronization 10. Block 10 synchronization in another design consists of RS-trigger 13, register 14, D-flip-flops 15-17, the outputs of the first D-flip-flop 15, register 14, RS-flip-flop 13 are connected respectively to the D-inputs of the second 16 and third 17 D- flip-flops and register 14, with the first sync input of synchronization block 10 being the combined S-inputs of the first 15 and second 16 D-flip-flops, the R-input of the RS-flip-flop 13 and the C-input of register 14, the readiness reset input - the R-inputs of the first 15 and the second 16 D-flip-flops and the S-input of the RS-flip-flop 13, the second clock input, the data ready reset input, the outputs are ready of the commands and data of the synchronization unit 10 are respectively the combined C-inputs of the D-flip-flops 15-17, the R-input of the third D-flip-flop 17, the outputs of the second 16 and the third 17 of the D-flip-flops, the D-input of the first D-flip-flop 15 is connected to the bus a zero signal, and the inputs for resetting the readiness of commands and data of the synchronization unit 10 are connected to the outputs of the gating of commands and data of the digital device 5 for control and reception of data.

Регистратор работает следующим образом. The registrar works as follows.

Генератор 1 вырабатывает тактовые сигналы f регистратора, поступающие на счетчик-делитель 8 с коэффициентом деления (счета) n, равным числу нормализаторов 4 регистратора (фиг. 1). Счетчик-делитель 8 считает тактовые сигналы f и выдает на выходе деления сигнал f/n цикла нормализации через каждые n тактовых сигналов f, а на счетном выходе - кодовый или дешифрированный эквивалент числа считаемых тактовых сигналов f. АЦП 2 запускается каждым тактовым сигналом f, а через управляющий вход последовательно в соответствии с сигналами со счетного выхода счетчика-делителя 8 подключает информационные входы для аналого-цифрового преобразования сигналов нормализаторов 4 с цикличностью, равной циклу нормализации (время преобразования нормализаторов 4). Все нормализаторы 4 работают параллельно по управляющим сигналам формирователя 7 управления нормализаторами 4, запускаются синхронно с сигналом f/n цикла нормализации и по окончании его в следующем цикле имеют на своих устройствах выходной аналоговой памяти соответствующие результаты предыдущего цикла нормализации. Цифровые результаты (данные) появляются на выходе АЦП 2 последовательно в соответствии с переключением его входов, т.е. расположением нормализаторов. Сигналы на выходе конца преобразования АЦП 2 определяют моменты появления соответствующих цифровых результатов (данных). Прием результатов от АЦП 2 осуществляется цифровым устройством 5 последовательно по сигналам на управляющем входе данных. Запоминающее устройство 9 команд имеет для команд один вход и n выходов. Входные командные цифровые сигналы поступают из устройства 5 в запоминающее устройство 9 последовательно и имеют адресную часть, в соответствии с которой происходит запись и выдача на соответствующие выходы соответствующих командных сигналов, которые хранятся до поступления новых. Командные сигналы поступают на входы регистров 6 в соответствии с выходами запоминающего устройства 9, переписываются в регистры 6 по сигналам f/n цикла нормализации с выхода деления счетчика-делителя 8 и поступают на управляющие входы коммутаторов 3, в соответствии с чем и происходит подключение входов системы к нормализаторам 4. Таким образом, подключение коммутаторами 3 входов к нормализаторам 4 в соответствии с командами, имеющимися на выходе запоминающего устройства 9, нормализация входных сигналов, аналого-цифровое преобразование и подача цифровых результатов на вход цифрового устройства 5 управления и приема данных происходят циклически, безостановочно, синхронно с работой генератора 1 и счетчика-делителя 8 независимо от работы цифрового устройства 5 управления и приема данных. Устройство 5 выдает пакет последовательных команд непосредственно после каждого появления сигнала на его управляющем входе команд, а принимает данные последовательно (по одному) после каждого появления сигнала на его управляющем входе данных. Соответствие пакетов команд и данных и их состава осуществляется в цифровом устройстве 5 управления и приема данных путем сопоставления последовательности исходно установленных команд с последовательностью принятых данных. Выдача каждой команды и, как правило, прием каждого результата соответственно в цифровом устройстве 5 сопровождаются стробирующим сигналом на выходах стробирования. Сигналы управления для цифрового устройства 5 вырабатываются блоком 10 синхронизации, исходным сигналом для работы которого является сигнал цикла нормализации на его синхровходе. The generator 1 generates the clock signals f of the registrar arriving at the counter-divider 8 with a division ratio (count) n equal to the number of normalizers 4 of the registrar (Fig. 1). Counter-divider 8 counts the clock signals f and generates a normalization cycle signal f / n at the output of the division every n clock signals f, and at the counting output, the code or decrypted equivalent of the number of clock signals f read. ADC 2 is triggered by each clock signal f, and through the control input sequentially, in accordance with the signals from the counting output of the counter-divider 8, connects information inputs for analog-to-digital conversion of normalizer signals 4 with a cycle equal to the normalization cycle (normalizer conversion time 4). All normalizers 4 operate in parallel according to the control signals of the normalizer 4 control generator 7, are launched synchronously with the signal f / n of the normalization cycle, and at the end of the next cycle, they have the corresponding results of the previous normalization cycle on their devices of the output analog memory. Digital results (data) appear at the output of the ADC 2 sequentially in accordance with the switching of its inputs, i.e. arrangement of normalizers. The signals at the output of the end of the conversion of the ADC 2 determine the moments of occurrence of the corresponding digital results (data). The reception of results from the ADC 2 is carried out by the digital device 5 sequentially by signals at the control data input. The command memory 9 has one input and n outputs for the commands. The input digital command signals are received from the device 5 into the storage device 9 sequentially and have an address part, in accordance with which the corresponding command signals are recorded and issued to the corresponding outputs, which are stored until new ones arrive. The command signals are fed to the inputs of the registers 6 in accordance with the outputs of the storage device 9, are transferred to the registers 6 by the signals f / n of the normalization cycle from the output of the division of the counter-divider 8 and are fed to the control inputs of the switches 3, according to which the system inputs are connected to the normalizers 4. Thus, the connection of the switches 3 inputs to the normalizers 4 in accordance with the commands available at the output of the storage device 9, the normalization of the input signals, analog-to-digital conversion and Acha digital input results in a digital control device 5 and the data reception occur cyclically, nonstop, in synchronism with the operation of the generator 1 and the counter-divider 8 regardless of the operation of the digital control apparatus 5 and receiving data. The device 5 issues a packet of sequential commands immediately after each occurrence of a signal at its control input of commands, and receives data sequentially (one at a time) after each occurrence of a signal at its control input of data. The correspondence of the command packets and data and their composition is carried out in a digital device 5 for controlling and receiving data by comparing the sequence of initially set commands with the sequence of received data. The issuance of each command and, as a rule, the reception of each result, respectively, in the digital device 5 are accompanied by a gating signal at the gating outputs. The control signals for the digital device 5 are generated by the synchronization unit 10, the initial signal for the operation of which is the signal of the normalization cycle at its sync input.

Алгоритм работы приемника 4 данных показан на фиг. 7. Перед пуском системы в устройстве 5 устанавливают К пакетов по n команд и отводят место для такого же числа результатов. С пуском системы числа N и М счетчиков циклов в устройстве 5 устанавливаются в исходное состояние ( N =О, М=1) и устройство приступает к анализу наличия сигнала "ГотК". Если для анализируемого момента времени "ГотК" нет, происходит переход на анализ сигнала "ГотД", если "ГотК" есть, число N соответствующего счетчика увеличивается на 1, после чего проверяется условие N<К, означающее, имеются ли еще не выполненные команды в объеме установленных перед пуском в устройстве 5. Если "Да", то на выход выдается N-й пакет команд; если "Нет" - выдача пропускается. Затем (или на начальном этапе перехода от анализа "ГотК" при "Нет") проводится анализ сигнала "ГотД". Если сигнала "ГотД" нет, происходит переход на исходную позицию анализа "ГотК"; если "Да", число соответствующего счетчика увеличивается на 1 (I=I+1) и устройством 5 проводится прием I-го результата М-го пакета результатов с выхода АЦП 2. Далее проверяется условие I=n, означающее, "выведен ли последний (n-й) результат данного пакета или нет". Если "Нет" - возврат на анализ "ГотД", если "Да", проверяется условие М= К, означающее, "выведен ли последний (К-й) пакет результатов или нет". Если "Нет" - возврат на исходную позицию анализа сигнала "ГотК" через операторы М=М+1 и I=0, если "Да" - СТОП. The operation algorithm of the data receiver 4 is shown in FIG. 7. Before starting the system in the device 5 install K packets of n commands and allocate space for the same number of results. With the start of the system, the numbers N and M of the cycle counters in the device 5 are set to the initial state (N = O, M = 1) and the device proceeds to the analysis of the presence of the “GoK” signal. If there is no “GotK” for the analyzed time moment, a transition to the analysis of the “GotK” signal occurs, if there is a “GotK” signal, the number N of the corresponding counter is increased by 1, after which the condition N <К is checked, which means whether there are any commands not yet executed in the volume set before start-up in the device 5. If "Yes", then the N-th command packet is output; if "No" - the delivery is skipped. Then (or at the initial stage of the transition from the GotK analysis to "No"), the GotD signal is analyzed. If there is no GotD signal, a transition to the initial position of the GotK analysis takes place; if "Yes", the number of the corresponding counter is increased by 1 (I = I + 1) and device 5 receives the I-th result of the M-th result package from the output of the ADC 2. Next, the condition I = n is checked, which means "whether the last (n-th) the result of this package or not. " If "No" - return to the analysis "GotD", if "Yes", the condition M = K is checked, which means "whether the last (K-th) result package is displayed or not." If "No" - return to the starting position of the analysis of the signal "GotK" through the operators M = M + 1 and I = 0, if "Yes" - STOP.

Рассмотрим работу блока 10 синхронизации по фиг. 5 и 6. Сигналом f/n цикла нормализации в триггеры 15 и 16 записывается "1" (появляется сигнал "ГотК"), в сдвиговый регистр 14 - состояние триггера 13, в триггер 13 - "0". При передаче команд в системе сигналом "СК" сброса готовности команд в триггеры 15 и 16 записывается "0" (снимается "ГотК"), в триггер 13 - "1", которая сигналами f/n сдвигается на два цикла нормализации и подается на триггер 17 для формирования сигнала "ГотД" в момент появления каждого сигнала КП АЦП. При приеме данных сигналом СД сброса готовности данных триггер 17 устанавливается в состояние "0" (снимается "ГотД"). В отсутствии передачи команд триггеры 15 и 16 (установленные сигналом f/n в состояние "1") сигналами (соответственно первым и вторым) устанавливаются в "0" (снимается "ГотК"). Триггер 13 устанавливается в "1" сигналом "СК", а очередным сигналом f/n сбрасывается в "0". Consider the operation of the synchronization unit 10 of FIG. 5 and 6. The signal f / n of the normalization cycle writes “1” to the triggers 15 and 16 (the “GotK” signal appears), the state of the trigger 13 in the shift register 14, and the “0” in the trigger 13. When commands are transmitted in the system, the signal “SK” for resetting the readiness of commands to the triggers 15 and 16 records “0” (“GotK” is removed), to the trigger 13 - “1”, which is shifted by two fading signals with f / n signals and fed to the trigger 17 for the formation of the signal "GotD" at the time of the appearance of each signal KP ADC. When data is received by the data ready reset signal SD, trigger 17 is set to state “0” (“GotD” is removed). In the absence of command transmission, triggers 15 and 16 (set by the f / n signal to state “1”) by signals (respectively, the first and second) are set to “0” (“GoTK” is removed). Trigger 13 is set to "1" by the signal "SK", and the next signal f / n is reset to "0".

В качестве многоканального АЦП 2 в системе может быть использован один АЦП с аналоговым коммутатором входов, либо АЦП с цифровым коммутатором на выходе. Известны стандартные счетчики-делители, например микросхема 564ИЕ11. В системе используются известные запоминающие устройства. В качестве цифрового устройства 5 управления и приема данных могут быть использованы микропроцессоры, мини- и микроЭВМ или специальные цифровые автоматы. Рассмотренный вариант алгоритмов предназначен для использования одной общей ЭВМ для выполнения функции управления и приема данных: через выходной регистр ЭВМ - передача команд, через входной регистр - прием данных, через регистр команд и состояний - принятие сигналов готовностей. Возможен вариант выполнения цифрового устройства 5 управления и приема данных в виде двух отдельных устройств: программатора команд и приемника данных (регистратора) с соответствующими функциями, в качестве которых могут быть использованы микропроцессоpы, цифровые автоматы и отдельные ЭВМ. На фиг. 8 и 9 приведены для этого случая соответствующие алгоритмы, аналогичные рассмотренным, где левая часть соответствует программатору команд, правая - приемнику данных. Пакет команд может состоять как из n различных команд, так и одной общей, адресная часть которой должна разрешать выдачу этой команды сразу на все выходы одновременно. В заявке описаны: простейший вариант выполнения блока 10 синхронизации с использованием одновибраторов и полный - на триггерах со сбросами готовностей. Возможны и промежуточные смешанные комбинации: одна - готовность на одновибраторе, другая - на триггере (может быть со сбросом готовности или без). Для случаев, когда стробирующие сигналы не используются для сбросов готовностей, в алгоритмах должен присутствовать для сигналов готовностей анализ их "появления"; если используются, то анализ их "наличия". Формирователь 7 управления нормализаторами 4 выполняет задачу выработки необходимых сигналов функционирования нормализаторов 4. Конкретное исполнение его зависит от принципа, заложенного в работу нормализаторов 4; может быть использован известный формирователь 7, например, как в прототипе. Главным является то, что на вход его должен быть подан сигнал, позволяющий синхронизировать работу нормализаторов 4 с работой счетчика-делителя 8, чтобы обеспечить циклическую работу нормализаторов 4 синхронно с рассмотренными ранее блоками. As a multi-channel ADC 2 in the system, one ADC with an analog input switch can be used, or an ADC with a digital output switch. Standard counter dividers are known, for example, the 564IE11 chip. The system uses known storage devices. As a digital device 5 for controlling and receiving data, microprocessors, mini- and microcomputers, or special digital machines can be used. The considered version of the algorithms is designed to use one common computer to perform the control and reception of data: through the computer output register - transmitting commands, through the input register - receiving data, through the register of commands and states - receiving readiness signals. An embodiment of a digital device 5 for controlling and receiving data in the form of two separate devices is possible: a command programmer and a data receiver (recorder) with corresponding functions, which can be used microprocessors, digital machines and separate computers. In FIG. Figures 8 and 9 show the corresponding algorithms for this case, similar to those considered, where the left part corresponds to the command programmer, and the right one corresponds to the data receiver. A command package can consist of n different commands, or one common one, the address part of which should allow the issuance of this command immediately to all outputs simultaneously. The application describes: the simplest embodiment of the synchronization unit 10 using single vibrators and the full one on triggers with readiness resets. Intermediate mixed combinations are also possible: one is readiness on a single-shot, the other is on a trigger (can be with or without a reset). For cases when gate signals are not used for readiness resets, an analysis of their “appearance” should be present in the algorithms for readiness signals; if used, then an analysis of their "presence". Shaper 7 control normalizers 4 performs the task of generating the necessary signals for the functioning of normalizers 4. Its specific implementation depends on the principle laid down in the work of normalizers 4; can be used known shaper 7, for example, as in the prototype. The main thing is that a signal must be supplied to its input, which allows synchronizing the operation of the normalizers 4 with the operation of the counter-divider 8 in order to ensure the cyclic operation of the normalizers 4 synchronously with the previously considered blocks.

Изобретение обладает существенно большим быстродействием. Постоянный циклический режим работы нормализаторов и АЦП положительно сказывается на точности результатов измерения за счет улучшения их повторяемости. Возможность построения АЦП с коммутатором на входе устраняет погрешности из-за неидентичности аналого-цифрового преобразования для разных нормализаторов, существенно упрощает и удешевляет конструкцию системы, увеличивая, кроме того, ее надежность и уменьшая затраты на метрологическое обеспечение. Управление коммутаторами через свои регистры позволяет расширить функциональные возможности регистратора за счет возможности измерения одновременно сигналов различных входов для различных нормализаторов. Все это выгодно отличает данное техническое решение от ранее известных. The invention has significantly greater speed. The constant cyclic mode of operation of the normalizers and the ADC positively affects the accuracy of the measurement results by improving their repeatability. The ability to build an ADC with a switch at the input eliminates errors due to the non-identity of the analog-to-digital conversion for different normalizers, significantly simplifies and cheapens the design of the system, increasing its reliability and reducing the cost of metrological support. Managing switches through their registers allows you to expand the functionality of the registrar due to the ability to simultaneously measure the signals of various inputs for various normalizers. All this distinguishes this technical solution from previously known ones.

Claims

1. A MULTI-CHANNEL RECORDER containing a clock generator, a multi-channel analog-to-digital converter with a switch and a normalizer connected in series at each input, a digital control and data reception device at the output, a command register connected to the control input of one of the switches, and a normalizer control shaper connected access to the control inputs of the normalizers, characterized in that, in order to improve performance, accuracy and reliability, additional registers are introduced into it Three commands connected to the control inputs of the remaining switches, a divider counter, a command memory, a synchronization unit connected by the first sync input to the division output of the counter divider, and the second with the output of the conversion end of the analog-to-digital converter, the start input of which is connected to the clock output the generator and the input of the counter-divider, the counting input of which is connected to the control input of the analog-to-digital converter, and the output of the division is with the inputs of the recording of the command registers, information inputs which are connected to the output of the command storage device, the command and gating inputs of which are connected respectively to the command and gating outputs of the digital control and data receiving device, the command control inputs and data inputs of which are connected to the command readiness output and the data input of the synchronization unit, respectively, the input of the normalizer control shaper connected to the output of the division, or the counting output of the counter-divider.

2. The registrar according to claim 1, characterized in that the synchronization unit consists of two single-vibrators, the input and output of one of which are the first sync input and output of readiness of commands, the input and output of the other, the second sync input and output of data readiness of the synchronization unit.

3. The registrar according to claim 1, characterized in that the synchronization unit consists of an RS-trigger, a shift register and three D-triggers, the outputs of the first D-trigger, register, RS-trigger are connected respectively to the D-inputs of the second and third D- flip-flops and register, the first sync input of the synchronization block being the combined S-inputs of the first and second D-flip-flops, the R-input of the RS-flip-flop and the C-input of the register, the readiness reset input - the R-inputs of the first and second D-flip-flops and S- RS trigger input, second sync input, data ready reset input, outputs the readiness of the commands and data of the synchronization block are respectively the combined C-inputs of the D-flip-flops, the R-input of the third D-flip-flop, the outputs of the second and third D-flip-flops, and the D-input of the first D-flip-flop is connected to the zero signal bus.