RU2019034C1

RU2019034C1 - Error detector

Info

Publication number: RU2019034C1
Authority: RU
Inventors: И.П. Потехин; С.И. Баталов
Original assignee: Научно-исследовательский технологический институт "Прогресс"
Priority date: 1990-09-03
Filing date: 1990-09-03
Publication date: 1994-08-30

Abstract

FIELD: computer engineering. SUBSTANCE: error detector is intended for systems of reading of information presented by ultimate number of codes. It has unit of keys, AND gates, flip-flop, on-line storage, pulse generator and pulse counter. Thanks to insertion of information display, AND gates, flip-flop, pulse generator and commutator error detector provides for detection of unused code or repeat reception of one and the same code with blocking of their passing. EFFECT: simplified design of detector for reading of information from mobile objects. 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в системах считывания цифровой информации в виде конечного числа кодов. The invention relates to computer technology and can be used in systems for reading digital information in the form of a finite number of codes.

Цель изобретения - упрощение устройства при считывании информации с подвижных кодированных объектов за счет обнаружения незадействованного кода или повторного приема одного и того же кода и блокировки их прохождения. The purpose of the invention is to simplify the device when reading information from movable encoded objects by detecting an idle code or re-receiving the same code and blocking their passage.

Блок-схема устройства приведена на чертеже. The block diagram of the device is shown in the drawing.

Устройство содержит блок 1 индикации информации, третий элемент И 2, четвертый элемент И 3, блок 4 ключей, второй элемент И 5, первый триггер 6, второй триггер 6, первый элемент 8 равнозначности, второй элемент 9 равнозначности, блок 10 перепрограммируемой памяти, второй генератор 11 импульсов, блок 12 оперативной памяти, коммутатор 13, первый генератор 14 импульсов, первый элемент И 15, счетчик 16 импульсов, третий триггер 17. The device contains an information display unit 1, a third element And 2, a fourth element And 3, a block of 4 keys, a second element And 5, the first trigger 6, the second trigger 6, the first element 8 equivalence, the second element 9 equivalence, block 10 reprogrammable memory, the second a pulse generator 11, a RAM block 12, a switch 13, a first pulse generator 14, a first AND element 15, a pulse counter 16, and a third trigger 17.

Информационный вход устройства подключен к информационным входам блока 4 ключей и первым группам входов первого 8 и второго 9 элементов равнозначности. The information input of the device is connected to the information inputs of the block 4 keys and the first groups of inputs of the first 8 and second 9 elements of equivalence.

Вход пуска устройства подключен к входу начальной установки блока 1 индикации информации, входам обнуления первого 6 и второго 7 триггеров и установочному входу третьего триггера 17. The start-up input of the device is connected to the initial installation input of the information display unit 1, the zeroing inputs of the first 6 and second 7 triggers, and the installation input of the third trigger 17.

Выход первого генератора 14 импульсов подключен к первому входу первого элемента И 15, второй вход которого и управляющий вход коммутатора 13 подключены к прямому выходу третьего триггера 17, а выход - к входу счетчика 16 импульсов, разрядные выходы которого подключены к входам блока 10 перепрограммируемой памяти и первой группе информационных входов коммутатора 13, а выход переполнения - к входу обнуления третьего триггера 17, третьему входу второго элемента И 5 и вторым входам третьего и четвертого элементов И 2 и И 3. Выходы третьего и четвертого элементов И 2 и И 3 соединены с первым и вторым управляющими входами блока 1 индикации информации, информационные входы соединены с выходами блока 4 ключей, а выходы - с информационными входами блока 12 оперативной памяти. Тактовый выход второго генератора 11 импульсов соединен с тактовым входом блока 12 оперативной памяти, а адресные выходы - с второй группой информационных входов коммутатора 13, выходами подключенного к адресным входам блока 12 оперативной памяти, разрядные выходы которого подключены к второй группе входов второго элемента 9 равнозначности, а вторая группа входов первого элемента 8 равнозначности подключена к выходам блока 10 перепрограммируемой памяти. Выход первого элемента 8 равнозначности подключен к установочному входу первого триггера 6, прямой выход которого подключен к первому входу второго элемента И 5, а инверсный выход - к первому входу третьего элемента И 2. Выход второго элемента 9 равнозначности подключен к установочному входу второго триггера 7, прямой выход которого подключен к первому входу четвертого элемента И 3, а инверсный выход - к второму входу второго элемента И 5, выходом подключенного к управляющему входу блока 4 ключей. The output of the first pulse generator 14 is connected to the first input of the first element And 15, the second input of which and the control input of the switch 13 are connected to the direct output of the third trigger 17, and the output to the input of the pulse counter 16, the bit outputs of which are connected to the inputs of the unit 10 of the reprogrammable memory and the first group of information inputs of the switch 13, and the overflow output is to the zeroing input of the third trigger 17, the third input of the second element And 5 and the second inputs of the third and fourth elements And 2 and And 3. The outputs of the third and fourth elements And 2 and 3 are connected to the first and second control inputs of the information indication block 1, information inputs are connected to the outputs of the key block 4, and the outputs are connected to the information inputs of the RAM block 12. The clock output of the second pulse generator 11 is connected to the clock input of the RAM block 12, and the address outputs are connected to the second group of information inputs of the switch 13, the outputs connected to the address inputs of the RAM block 12, the bit outputs of which are connected to the second group of inputs of the second equivalence element 9, and the second group of inputs of the first element 8 equivalence connected to the outputs of block 10 of the reprogrammable memory. The output of the first equivalence element 8 is connected to the installation input of the first trigger 6, the direct output of which is connected to the first input of the second element And 5, and the inverse output is connected to the first input of the third element And 2. The output of the second equivalence element 9 is connected to the installation input of the second trigger 7, the direct output of which is connected to the first input of the fourth element And 3, and the inverse output to the second input of the second element And 5, the output connected to the control input of the block 4 keys.

Реализация устройства основана на проверке достоверности считанного кода для конечного числа подвижных кодированных объектов с задействованными (известными) кодами, например, в производственной системе. The implementation of the device is based on checking the reliability of the read code for a finite number of movable encoded objects with the involved (known) codes, for example, in a production system.

Считанный с кодированного объекта и поступающий на вход устройства код должен, во-первых, присутствовать в составе задействованных кодов подвижных кодированных объектов и, во-вторых, среди считываемых кодов один и тот же не должен повторяться. Достоверный код, поступающий на информационный вход устройства, передается через блок 1 индикации информации в блок 12 оперативной памяти, но при выявлении ошибки его передача не производится, а формируется и передается в блок 1 индикации информации сообщение об ошибке. Таким образом, в блоке 12 оперативной памяти хранятся считываемые с подвижных кодированных объектов реальные коды, а в блок 10 перепрограммируемой памяти при реализации устройства записываются коды всех задействованных в системе подвижных кодированных объектов. The code read from the encoded object and received at the input of the device must, firstly, be present in the composition of the involved codes of the movable encoded objects and, secondly, the same code should not be repeated among the readable codes. A reliable code received at the information input of the device is transmitted through the information display unit 1 to the main memory unit 12, but when an error is detected, it is not transmitted, but an error message is generated and transmitted to the information display unit 1. Thus, in block 12 of random access memory, real codes read from movable coded objects are stored, and in block 10 of reprogrammable memory, when the device is implemented, codes of all movable coded objects involved in the system are recorded.

Количество адресов блока 10 перепрограммируемой памяти должно быть не менее количества задействованных подвижных кодированных объектов. Количество адресов блока 12 оперативной памяти должно быть не менее количества задействованных считывателей кодов, к которым стыкуются подвижные кодированные объекты. Количество разрядов счетчика 16 импульсов должно быть не менее максимального количества адресов блока 12 оперативной памяти и блока 10 перепрограммируемой памяти. The number of addresses of block 10 of the reprogrammable memory must be not less than the number of involved movable encoded objects. The number of addresses of the RAM block 12 must be at least the number of involved code readers to which movable encoded objects are joined. The number of bits of the counter 16 pulses must be at least the maximum number of addresses of the block 12 of RAM and block 10 of the reprogrammable memory.

Поскольку количество подвижных кодированных объектов в системе всегда меньше количества считывателей кодов, то количество разрядов счетчика 16 импульсов должно быть не менее количества адресов блока 12 оперативной памяти. Since the number of movable encoded objects in the system is always less than the number of code readers, the number of bits of the counter 16 pulses must be at least the number of addresses of the block 12 of RAM.

Число блоков 1 индикации информации устанавливается по числу позиций считывания кодов подвижных кодированных объектов. The number of information indication blocks 1 is set by the number of reading positions of codes of movable encoded objects.

На чертеже показано подключение одного блока 1 индикации информации. Остальные подключаются параллельно показанному. The drawing shows the connection of one block 1 information display. The rest are connected in parallel to the one shown.

Элементы 2. ..9 реализуются для каждого блока индикации (т.е. по числу позиций считывания кодов). Elements 2. ..9 are implemented for each display unit (i.e., according to the number of code reading positions).

Элементы 10...17 реализуются в единственном экземпляре. Elements 10 ... 17 are implemented in a single copy.

Устройство работает следующим образом. The device operates as follows.

Считанный с подвижного кодированного объекта код через информационные входы устройства поступает на информационные входы блока 4 ключей и первые группы входов первого и второго элементов 8 и 9 равнозначности. The code read from the movable encoded object through the information inputs of the device enters the information inputs of the key block 4 and the first groups of inputs of the first and second elements 8 and 9 of equivalence.

Запуск устройства для контроля поступившего кода осуществляется импульсом, поступающим на вход пуска устройства (например, с устройства считывания кода). Этот импульс поступает на вход начальной установки блока 1 индикации информации для подготовки к приему информации, на входы обнуления первого 6 и второго 7 триггеров, устанавливая их в нулевое состояние, и на установочный вход третьего триггера 7, устанавливая его в единицу. Высоким потенциалом с прямого выхода триггер 17 переключает коммутатор 13 на передачу адресов с разрядных выходов счетчика 16 импульсов и открывает первый элемент И 15 для прохождения на вход счетчика 16 импульсов с выхода первого генератора 14 импульсов. The device is started to control the incoming code by a pulse supplied to the device start input (for example, from a code reader). This pulse is fed to the input of the initial installation of the information display unit 1 to prepare for receiving information, to the inputs of zeroing the first 6 and second 7 triggers, setting them to zero, and to the installation input of the third trigger 7, setting it to one. With high potential from the direct output, trigger 17 switches the switch 13 to transmit addresses from the discharge outputs of the pulse counter 16 and opens the first element 15 to pass to the input of the pulse counter 16 from the output of the first pulse generator 14.

В процессе работы счетчика 16 с его разрядных выходов А_о...А_n снимаются последовательные адреса опросов блоков памяти, которые поступают на входы блока 10 перепрограммируемой памяти и через коммутатор 13 - на адресные входы блока 12 оперативной памяти. В результате этого последовательного опроса с выхода блока 10 перепрограммируемой памяти на вторую группу входов первого элемента 8 равнозначности последовательно поступают запрограммированные при реализации устройства коды задействованных подвижных кодированных объектов, а с разрядных выходов блока 12 оперативной памяти на вторую группу входов второго элемента 9 равнозначности последовательно синхронно поступают коды подвижных кодированных объектов, подключенных в этот момент времени ко всем считывателям кодов системы.In the process of operation of the counter 16 from its bit outputs A _o ... And _n, successive addresses of interrogations of the memory blocks are taken, which are fed to the inputs of the block 10 of the reprogrammable memory and through the switch 13 to the address inputs of the block 12 of the random access memory. As a result of this sequential interrogation, from the output of the unit 10 of reprogrammable memory to the second group of inputs of the first element 8 of equivalence, the codes of the involved movable encoded objects programmed during the implementation of the device are sequentially received, and from the bit outputs of the block of RAM 12 to the second group of inputs of the second element of 9 equivalence, codes of movable encoded objects connected at this point in time to all system code readers.

Таким образом, в первом элементе 8 равнозначности осуществляется последовательное сравнение поступившего на информационные входы устройства кода с кодами всех задействованных в системе подвижных кодированных объектов. Поступивший в устройство код должен совпадать с одним из записанных в блоке 10 перепрограммируемой памяти кодов. Если такое совпадение есть, то сигналом с выхода первого элемента 8 равнозначности первый триггер 6 устанавливается в единичное состояние, подготавливая второй элемент И 5. Если результат проверки неудовлетворительный (поступившего кода нет в заданном составе), то триггер 6 остается в нулевом состоянии, подготавливая третий элемент И 2. Thus, in the first equivalence element 8, a sequential comparison of the code received at the information inputs of the device is performed with the codes of all the movable encoded objects involved in the system. The code received in the device must coincide with one of the codes recorded in block 10 of the reprogrammable memory. If there is such a coincidence, then the signal from the output of the first element of equivalence 8, the first trigger 6 is set to a single state, preparing the second element And 5. If the test result is unsatisfactory (the received code is not in the given composition), then trigger 6 remains in the zero state, preparing the third element AND 2.

Во втором элементе 9 равнозначности осуществляется последовательное сравнение поступившего на информационные входы устройства кода со всеми считанными ранее кодами других (пристыкованных к считывателям кодов) подвижных кодированных объектов. Поступивший код не должен совпадать ни с одним из записанных в блоке 12 оперативной памяти кодов. Если это условие выполняется, то в результате сравнения сигнала на выходе элемента 9 равнозначности не появляется, триггер 7 остается в нулевом состоянии, высоким потенциалом с инверсного выхода подготавливая второй элемент И 5. In the second equivalence element 9, a sequential comparison of the code received at the information inputs of the device is performed with all previously read codes of other (docked to code readers) movable encoded objects. The received code must not coincide with any of the codes recorded in block 12 of the RAM. If this condition is met, then as a result of comparing the signal at the output of element 9, equivalence does not appear, trigger 7 remains in the zero state, preparing the second element And 5 with a high potential from the inverse output.

При неудовлетворительном результате проверки (в считанных с другим подвижных кодированных объектов уже есть такой код), при совпадении кодов на выходе второго элемента 9 равнозначности появляется сигнал, устанавливающий триггер 7 в единичное состояние, а высоким потенциалом с прямого выхода триггера 7 подготавливается четвертый элемент И 3. If the test result is unsatisfactory (there is already such a code in the readable coded moving objects), when the codes match, the output of the second equivalence element 9 displays a signal that sets the trigger 7 to a single state, and the fourth element And 3 is prepared from the direct output of the trigger 7 .

По окончании опроса блоков 10 и 12 памяти импульсом переполнения счетчика 16 импульсов третий триггер 17 устанавливается в нулевое состояние, перекрывая через первый элемент И 15 вход счетчика 16 импульсов и переключая коммутатор 13 на передачу адресов с второго генератора 11 импульсов для последующей организации периодических сеансов опроса кодов, записанных в блоке 1 индикации информации. Этот же импульс переполнения поступает на элементы И 2,3,5. Upon completion of the interrogation of memory blocks 10 and 12 by the overflow pulse counter 16 pulses, the third trigger 17 is set to zero, blocking the input of the pulse counter 16 through the first element And 15 and switching the switch 13 to transmit addresses from the second pulse generator 11 for the subsequent organization of periodic polling sessions of codes recorded in block 1 information display. The same overflow impulse arrives at the And 2,3,5 elements.

Если результат проверки поступившего кода положительный (этот код имеется в составе задействованных, записанных в блоке 10 перепрограммируемой памяти, и отсутствует в составе считанных ранее кодов, записанных в блоке 12 оперативной памяти), то высокими потенциалами с прямого выхода первого триггера 6 и инверсного выхода триггера 7 подготовлен второй элемент И 5 и импульс переполнения счетчика 16, пройдя через элемент И 9 на управляющий вход блока 4 ключей, осуществляет передачу считанного кода в блок 1 индикации информации. If the result of checking the received code is positive (this code is part of the codes stored in block 10 of the reprogrammable memory, and is not included in the previously read codes written in block 12 of RAM), then high potentials from the direct output of the first trigger 6 and the inverse output of the trigger 7, the second AND 5 element is prepared and the counter overflow pulse 16 passes through the And 9 element to the control input of the key block 4, transfers the read code to the information display block 1.

При отрицательном результате проверки либо первый триггер 6 остается в нулевом состоянии, если поступившего кода нет в составе задействованных, либо второй триггер 7 устанавливается в единичное состояние, если поступивший код повторяет один из считанных ранее, либо обнаружены сразу обо несоответствия. В любом из этих случаев второй элемент И 5 закрыт и разрешающего сигнала в блок 4 ключей для прохождения поступившего кода в блок 1 индикации информации не поступает. При этом либо высоким потенциалом с инверсного выхода первого триггера 6 оказывается подготовленным третий элемент И 2, либо высоким потенциалом с прямого выхода второго триггера 7 оказывается подготовлен четвертый элемент И 3, либо оба вместе, в результате чего импульс переполнения счетчика 16 импульсов проходит на блок 1 индикации информации для фиксации ошибки. If the test result is negative, either the first trigger 6 remains in the zero state, if the incoming code is not included in the involved ones, or the second trigger 7 is set to the single state, if the received code repeats one of the previously read ones, or discrepancies are detected immediately. In any of these cases, the second element And 5 is closed and the authorization signal is not received in the key block 4 for passing the received code to the information indicating block 1. In this case, either the third element And 2 is prepared with a high potential from the inverse output of the first trigger 6, or the fourth And 3 element is prepared from the direct output of the second trigger 7, or both together, as a result of which the overflow pulse of the counter 16 pulses passes to block 1 indication of information for fixing errors.

Передача из блока 1 индикации информации записанных там кодов в блок 12 оперативной памяти осуществляется периодическим опросом блоков 1 в соответствии с адресами, формируемыми вторым генератором 11 импульсов и поступающими в блок 12 оперативной памяти через коммутатор. Канал команды опроса, поступающей в блок 1 индикации информации, на чертеже не показан. В ответ на запрос записанный в блоке 1 индикации информации код передается через информационные входы в блок 12 оперативной памяти и записывается по заданному адресу (адресу опрашиваемого блока 1). The transmission from the block 1 of the indication of information of the codes written there to the block 12 of random access memory is carried out by periodically interrogating the blocks 1 in accordance with the addresses generated by the second pulse generator 11 and entering the block 12 of the random access memory via a switch. The channel of the polling command received in the information display unit 1 is not shown in the drawing. In response to the request, the code recorded in the information display unit 1 is transmitted through the information inputs to the main memory unit 12 and is recorded at the specified address (address of the interrogated unit 1).

Claims

A device for detecting errors, comprising a first pulse generator, the output of which is connected to the first input of the first element And, the output of which is connected to the input of the pulse counter, a switch, a random access memory unit, a first trigger, a second element And, and a key block, characterized in that, with In order to simplify the device when reading information from movable encoded objects, the first and second equivalence elements, the second and third triggers, the reprogrammable memory unit, the third and fourth I elements, the second generator are introduced into it pulse ator and information display unit, zeroing inputs of the first and second and installation input of the third triggers and input of the initial installation of the information display unit are combined and are the device start-up input, the first groups of equivalence element inputs and information inputs of the key block are respectively combined and are information device inputs, outputs the key block is connected to the information inputs of the information display unit, the bit outputs of the pulse counter are connected to the first group of information the inputs of the switch and the inputs of the reprogrammable memory block, the outputs of which are connected to the second group of inputs of the first equivalence element, the output of which is connected to the installation input of the first trigger, the clock output of the second generator and pulses is connected to the clock input of the RAM block, the bit outputs of which are connected to the second group of inputs the second equivalence element, the output of which is connected to the installation input of the second trigger, the direct output of the first and the inverse output of the second trigger are connected to the first and second inputs of the second element And, the output of which is connected to the control input of the key block, the inverse output of the first and direct output of the second triggers are connected to the first inputs of the third and fourth elements And, the outputs of which are connected to the first and second control inputs of the information display unit, the outputs of which are connected to the information inputs of the RAM unit, the address outputs of the second pulse generator are connected to the second group of information inputs of the switch, the outputs of which are connected inen with address inputs of the RAM block, the pulse counter overflow output is connected to the third input of the second and second inputs of the third and fourth AND elements and to the zero input of the third trigger, the direct output of which is connected to the second input of the first AND element and the control input of the switch.